一种基于IP验证的反压测试方法、电子设备及存储介质技术

本发明专利技术涉及芯片设计技术领域，特别是涉及一种基于IP验证的反压测试方法、电子设备及存储介质，其通过IP模块的第i个待测接口inf<subgt;i</subgt;输出多条测试指令；将每条测试指令加入设计验证端DV中inf<subgt;i</subgt;的第一队列vFIFO<subgt;i</subgt;；DV取出vFIFO<subgt;i</subgt;中的测试指令并存入inf<subgt;i</subgt;的总线功能模型BFM<subgt;i</subgt;的第二队列bFIFO<subgt;i</subgt;；BFM<subgt;i</subgt;取出bFIFO<subgt;i</subgt;中的测试指令，对于首个携带反压测试标识的指令，t3后返回响应数据，反压住vFIFO<subgt;i</subgt;；对于非首个携带反压测试标识的指令，t2<subgt;i</subgt;后返回响应数据，再次反压住vFIFO<subgt;i</subgt;，以此类推，不断地反压住vFIFO<subgt;i</subgt;，同时降低了反压vFIFO<subgt;i</subgt;的时间和整个仿真周期的时间。

【技术实现步骤摘要】

本专利技术涉及芯片设计，特别是涉及一种基于ip验证的反压测试方法、电子设备及存储介质。

技术介绍

1、在ip级验证领域，反压测试是确保设计可靠性与稳定性的关键环节。其核心作用在于对设计的各种极端（corner）场景进行全面验证。在这些复杂场景下，为引发反压现象，设计需输出大量数据以填满设计中的先进先出队列（fifo）。这一过程导致反压测试的仿真时间显著延长。

2、具体而言，对于接口1至接口n中的任一接口，每笔输出的平均时间为t1，总线功能模型（bfm）响应每笔输入的平均时间为t2，设计的队列（fifo）深度为n。经推导，反压住fifo的仿真时间为t2×t1×n/(t2-t1)，其中t2>t1。从该公式可以清晰看出，t2越趋近于t1，反压所需时间越长。因此，从反压测试本身的角度，期望t2尽可能大。然而，t2增大又会带来新的问题，即处理整个仿真周期m笔操作的仿真时间t2×m会大幅增加。

3、目前，在ip级验证的反压测试中，如何在满足反压测试对时间参数的需求、确保测试覆盖全面性的同时，合理控制整体仿真时间，避免因仿真时间过长导致验证本文档来自技高网...

【技术保护点】

1.一种基于IP验证的反压测试方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述K的值为1。

3.根据权利要求1所述的方法，其特征在于，当BFMi从bFIFOi中取出的测试指令不携带反压测试标识时，经过所述测试指令原始绑定的时间间隔之后，将所述测试指令的响应数据返回给IP模块。

4.根据权利要求1所述的方法，其特征在于，当将所述测试指令的响应数据返回给IP模块之后，移除所述bFIFOi中的所述测试指令。

5.根据权利要求1所述的方法，其特征在于，所述vFIFOi填满的判断步骤包括：所述IP模块实时检测所述vFI...

【技术特征摘要】

1.一种基于ip验证的反压测试方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述k的值为1。

3.根据权利要求1所述的方法，其特征在于，当bfmi从bfifoi中取出的测试指令不携带反压测试标识时，经过所述测试指令原始绑定的时间间隔之后，将所述测试指令的响应数据返回给ip模块。

4.根据权利要求1所述的方法，其特征在于，当将所述测试指令的响应数据返回给ip模块之后，移除所述bfifoi中的所述测试指令。

5.根据权利要求1所述的方法，其特征在于，所述vfifoi填满的判断步骤包括：所述ip模块实时检测所述vfifoi的填满标志位或者状态寄存器，当所述标志位为填满标...

【专利技术属性】
技术研发人员：高卫，
申请(专利权)人：沐曦集成电路上海股份有限公司，
类型：发明
国别省市：