【技术实现步骤摘要】
所属的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的电子设备、存储介质的具体工作过程及有关说明，可以参考前述方法实施例中的对应过程，在此不再赘述。如图4所示，为本专利技术的硬件系统，硬件系统包括控制和监视硬件以及仪器和设备硬件；控制和监视硬件包括主控计算机，主控计算机上安装有测试软件，主控计算机的外部具有用于辅助的外围设备。仪器和设备硬件包括信号激励源、测试开关矩阵、信号采集器、测试对象适配器以及测试对象；仪器和硬件设备即ate的通道部分，测试对象即为fpga，运行的程序即控制和监控硬件(主控计算机)。如图5所示，为本专利技术的通用测试软件平台，通用测试软件平台包括：图形用户界面gui、数据管理系统、测试控制数据库、通用自动测试程序、测试结果数据库以及测试对象。操作系统软件windows、测试程序语言和开发环境以及仪器驱动程序和visa库作用于通用测试软件平台。配置，发送码型和校验都是通过软件编程控制机台通道实现的。如图6所示，为本专利技术的通用测试系统架构，通用测试系统架构包括主控计算机、总线仪器测控组合、以及信号调理与转接装置；主控计算机包括一些...
【技术保护点】
1.一种FPGA高速接口发送器的串行发送端相位对齐测试方法，其特征在于，所述方法包括：
2.根据权利要求1所述的FPGA高速接口发送器的串行发送端相位对齐测试方法，其特征在于，使用EDA工具对串行发送端进行设置的参数包括：通道速率、编码方式，以及均衡参数。
3.根据权利要求2所述的FPGA高速接口发送器的串行发送端相位对齐测试方法，其特征在于，被测FPGA内嵌的高速接口发送器的串行发送端连接与ATE机台高速板卡通道的连接方式为通过AC耦合相连接。
4.根据权利要求1所述的FPGA高速接口发送器的串行发送端相位对齐测试方法，其特征在于...
【技术特征摘要】
1.一种fpga高速接口发送器的串行发送端相位对齐测试方法，其特征在于，所述方法包括：
2.根据权利要求1所述的fpga高速接口发送器的串行发送端相位对齐测试方法，其特征在于，使用eda工具对串行发送端进行设置的参数包括：通道速率、编码方式，以及均衡参数。
3.根据权利要求2所述的fpga高速接口发送器的串行发送端相位对齐测试方法，其特征在于，被测fpga内嵌的高速接口发送器的串行发送端连接与ate机台高速板卡通道的连接方式为通过ac耦合相连接。
4.根据权利要求1所述的fpga高速接口发送器的串行发送端相位对齐测试方法，其特征在于，使用eda工具对串行发送端进行配置时还包括：
5.根据权利要求1所述的fpga高速接口发送器的串行发送端相位对齐测试方法，其特征在于，ate机台向被测fpga施加码型还包括...
【专利技术属性】
技术研发人员：孙华波，陈雷，吴英哲，祁逸，李明哲，张帆，王天宇，孙秋雅，张丁，
申请(专利权)人：北京微电子技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。