基于并行余量放大与量化的高速混合架构ADC制造技术

本发明专利技术提供基于并行余量放大与量化的高速混合架构ADC，涉及集成电路设计技术领域。包括：第一级SAR ADC，用于采集输入信号，对输入信号进行量化，以产生第一级量化码，根据第一级量化码产生第一级余量电压，并对第一级余量电压进行放大，以产生放大的余量电压；第二级SAR ADC，与第一级SAR ADC连接，用于对第一级余量电压并行量化，以产生第二级量化码，并根据第二级量化码和放大的余量电压，产生第二级余量电压；第三级SAR ADC，与第二级SAR ADC连接，用于对第二级余量电压进行量化，以产生第三级量化码。允许SAR ADC量化与余量放大同时进行，使得高速混合架构ADC的速度较高以及运放功耗较低。

【技术实现步骤摘要】

本专利技术涉及集成电路设计，尤其涉及一种基于并行余量放大与量化的高速混合架构模数转换器(analog to digital converter，adc)。

技术介绍

1、高速高精度的adc可广泛应用于通信系统与高性能仪器应用。一般使用流水线架构实现高速高精度的adc指标要求。使用流水线架构的传统结构的adc为流水线模数转换器(pipelined analog to digital converter，pipelined adc)，pipelined adc的级数较多，且使用了大量的比较器与运放器，pipelined adc的开销与功耗都较大。在pipelinedadc的基础上出现了流水线逐次逼近型模数转换器(pipeline successive approximationregister analog to digital converter，pipelined sar adc)，pipelined sar adc与pipelined adc相比，具有更少的级数，一般级数为2-3级，且每级sar adc仅需一个比较器，大大降低了功耗与面积开销。

<本文档来自技高网...

【技术保护点】

1.一种基于并行余量放大与量化的高速混合架构ADC，其特征在于，包括第一级SARADC、第二级SAR ADC和第三级SAR ADC；

2.根据权利要求1所述的基于并行余量放大与量化的高速混合架构ADC，其特征在于，所述第一级SAR ADC包括开关S1、开关S2、余量放大器、开关阵列Sa、电容阵列Ca、第一SAR逻辑和第一比较器；

3.根据权利要求2所述的基于并行余量放大与量化的高速混合架构ADC，其特征在于，所述第二级SAR ADC包括开关S3、SAR ADC、开关阵列Sb和电容阵列Cb；

4.根据权利要求3所述的基于并行余量放大与量化的高速混合架构A...

【技术特征摘要】

1.一种基于并行余量放大与量化的高速混合架构adc，其特征在于，包括第一级saradc、第二级sar adc和第三级sar adc；

2.根据权利要求1所述的基于并行余量放大与量化的高速混合架构adc，其特征在于，所述第一级sar adc包括开关s1、开关s2、余量放大器、开关阵列sa、电容阵列ca、第一sar逻辑和第一比较器；

3.根据权利要求2所述的基于并行余量放大与量化的高速混合架构adc，其特征在于，所述第二级sar adc包括开关s3、sar adc、开关阵列sb和电容阵列cb；

4.根据权利要求3所述的基于并行余量放大与量化的高速混合架构adc，其特征在于，所述第三级sar adc包括电容阵列cc、开关阵列sc、第二sar逻辑和第二比较器；

5.根据权利要求4所述的基于并行余量放大与量化的高速混合架构adc，其特征在于，所述sar adc包括开关s4、衰减电容cs、桥接电容cb、电容阵列cd、开关阵列sd、第三sar逻辑和第三比较器；

6.根据权利要求5所述的基于并行余量放大与量化的高速混合架构adc，其特征在于，所述开关阵列sa中的多个第一开关和所述电容阵...

【专利技术属性】
技术研发人员：沈易，曹越，刘术彬，丁瑞雪，朱樟明，
申请(专利权)人：西安电子科技大学杭州研究院，
类型：发明
国别省市：