【技术实现步骤摘要】
所属的技术人员可以清楚地了解到，为方便的描述和简洁，上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。进一步的，本申请实施例还提供了一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述实施例所述的多路选择器树的优化方法。进一步的，本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行程序，所述计算机可执行程序用于使计算机执行如上述实施例所述的多路选择器树的优化方法。在本专利技术实施例的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。当诸如层、区域或衬底的要素被称为在另一要素“上”或“上方”时，它可以直接在该另一要素上，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“上”或者“上方”时，不存在中间要素。还应当理解，当一个要素被称为在另一要素“下”或“下方”时，它可以直接在该另一要素下或下方，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“下”或者“下方”时，不存在中间要素。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于
技术介绍
1、二进制多路选择器(binary multiplexer，缩写binary-mux)是一种选择端输入采用二进制编码的多路选择器，是数字电路逻辑综合过程中常见的电路元件，用于描述选择信号选择多组数据中的一组数据作为输出的逻辑行为。二进制多路选择器的选择端一般使用sel表示，选择端的位宽为n，其数据端的个数为2n。
2、通过连接多个二进制多路选择器可以构建多路选择器树，其中，在fpga的“技术映射”中，将多路选择器树映射为lut(查找表)是数字电路逻辑综合过程中常见的综合场景。
3、但目前常用的多路选择器树有如下技术问题：“技术映射”依赖于多路选择器树的级数，如果多路选择器树的级数过高，映射出来的lut(查找表)组级数也是会相应增加的，需要的多路选择器的数量也随之增加，不但增加了成本，而且增加了计算所需的能耗，降低了计算效率。
技术实现思路
1、本专利技术提出一种多路选择器树的优化方法、装置、设备及介质，所述方法可以解决现有技术需要大量二进制多路选择器，增加成本和能耗且降低效率的技术问题。
2、本专利技术实施例的第一方面提供了一种多路选择器树的优化方法，所述方法包括：
3、在获取待优化的多路选择器树后，从所述多路选择器树筛选选择器路径，所述选择器路径是多路选择器树的最大级数的信号传输路径；
4、根据所述选择器路径对所述多路选择器树进行迭代优化，直到所述多路选择器树的运算参数不满足参数范围，得到优化选择器树，其中，所述运算参数包括资源参数和级数参数，所述迭代优化是重复对所述多路选择器树进行截断与衔接。
5、结合第一方面，在一种实现方式中，所述从所述多路选择器树筛选选择器路径，包括：
6、确定所述多路选择器树对应的多个传输级数值，每个所述传输级数值是信号在所述多路选择器树的数据端输入后所经过的多路选择器的数量值；
7、从多个所述传输级数值中筛选数值最大的传输级数值为目标基数值；
8、根据所述目标基数值的数量，在所述目标基数值对应的多路选择器所在路径中选择一条为选择器路径。
9、结合第一方面，在一种实现方式中，所述根据所述目标基数值的数量，在所述目标基数值对应的多路选择器所在路径中选择一条为选择器路径，包括：
10、若所述目标基数值的数量等于1，则以所述目标基数值对应的多路选择器所在路径为选择器路径；
11、若所述目标基数值的数量大于或等于2，则在所述目标基数值对应的多路选择器所在路径中筛选一条满足用户预设的选择端口的路径为选择器路径。
12、结合第一方面，在一种实现方式中，所述根据所述选择器路径对所述多路选择器树进行迭代优化，直到所述多路选择器树的运算参数不满足参数范围，得到优化选择器树，包括：
13、在确定所述选择器路径的中点后，在所述中点截断所述多路选择器树，得到第一待优化树和第二待优化树；
14、将所述第一待优化树和所述第二待优化树衔接至预设选择器得到多路组合树；
15、若所述多路组合树的运算参数满足参数范围，则以所述多路组合树为待优化的多路选择器树重复执行迭代；
16、若所述多路组合树的运算参数不满足参数范围，则以待优化的多路选择器树为优化选择器树。
17、结合第一方面，在一种实现方式中，所述确定所述选择器路径的中点，包括：
18、若所述选择器路径的多路选择器的数量值为奇数，则对所述多路选择器的数量值的平均值进行取整后，以整数所对应多本文档来自技高网...
【技术保护点】
1.一种多路选择器树的优化方法，其特征在于，所述方法包括：
2.根据权利要求1所述的多路选择器树的优化方法，其特征在于，所述从所述多路选择器树筛选选择器路径，包括：
3.根据权利要求2所述的多路选择器树的优化方法，其特征在于，所述根据所述目标基数值的数量，在所述目标基数值对应的多路选择器所在路径中选择一条为选择器路径，包括：
4.根据权利要求1所述的多路选择器树的优化方法，其特征在于，所述根据所述选择器路径对所述多路选择器树进行迭代优化，直到所述多路选择器树的运算参数不满足参数范围，得到优化选择器树，包括：
5.根据权利要求4所述的多路选择器树的优化方法，其特征在于，所述确定所述选择器路径的中点，包括：
6.根据权利要求4所述的多路选择器树的优化方法，其特征在于，在所述将所述第一待优化树和所述第二待优化树衔接至预设选择器得到多路组合树的步骤后，所述方法还包括：
7.根据权利要求4所述的多路选择器树的优化方法，其特征在于，在所述将所述第一待优化树和所述第二待优化树衔接至预设选择器得到多路组合树的步骤后，所述方法
8.一种多路选择器树的优化装置，其特征在于，所述装置包括：
9.一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1-7任意一项所述的多路选择器树的优化方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行程序，所述计算机可执行程序用于使计算机执行如权利要求1-7任意一项所述的多路选择器树的优化方法。
...【技术特征摘要】
1.一种多路选择器树的优化方法，其特征在于，所述方法包括：
2.根据权利要求1所述的多路选择器树的优化方法，其特征在于，所述从所述多路选择器树筛选选择器路径，包括：
3.根据权利要求2所述的多路选择器树的优化方法，其特征在于，所述根据所述目标基数值的数量，在所述目标基数值对应的多路选择器所在路径中选择一条为选择器路径，包括：
4.根据权利要求1所述的多路选择器树的优化方法，其特征在于，所述根据所述选择器路径对所述多路选择器树进行迭代优化，直到所述多路选择器树的运算参数不满足参数范围，得到优化选择器树，包括：
5.根据权利要求4所述的多路选择器树的优化方法，其特征在于，所述确定所述选择器路径的中点，包括：
6.根据权利要求4所述的多路选择器树的优化方法，其特征在于，在...
【专利技术属性】
技术研发人员：杨乾辉，胡平科，
申请(专利权)人：上海安路信息科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。