【技术实现步骤摘要】
本专利技术涉及深度学习硬件加速，尤其涉及一种基于fpga的卷积神经网络加速架构。
技术介绍
1、随着深度学习技术的发展，卷积神经网络（cnn）已广泛应用于图像识别、目标检测和语义分割等领域。然而，cnn计算过程通常涉及大量的卷积、池化和上采样操作，这对计算资源和运行效率提出了较高的要求。传统的处理器架构在处理这些任务时效率较低，尤其是在需要低延迟、高吞吐率的实时应用中，难以满足性能需求。fpga（现场可编程门阵列）作为一种可编程硬件，凭借其并行处理能力和高效的资源利用，成为加速cnn的重要选择。然而，现有fpga加速架构往往在数据传输效率、计算复杂度优化以及模块间协同工作方面存在不足，导致系统性能未能充分发挥。
技术实现思路
1、本专利技术的目的在于克服现有技术中的不足，提供一种基于fpga的卷积神经网络加速架构，在保证卷积神经网络高精度的同时，充分发挥fpga的硬件加速能力，显著提高了卷积神经网络的运行效率和系统资源的利用率。
2、为达到上述目的，本专利技术是采用下述技术方案
【技术保护点】
1.一种基于FPGA的卷积神经网络加速架构，其特征在于，包括：
2.根据权利要求1所述的基于FPGA的卷积神经网络加速架构，其特征在于，所述接口模块包括AXI-Lite接口和AXI-Full接口，其中AXI-Lite接口用于在处理器系统PS和可编程逻辑PL之间传输控制信号，AXI-Full接口用于在处理器系统PS和可编程逻辑PL之间传输特征图、权重数据及计算结果，从而实现控制信号与数据流的分离。
3.根据权利要求2所述的基于FPGA的卷积神经网络加速架构，其特征在于，所述接口模块通过设置期望的AXI接口时延，在执行读写操作前允许发起总线请求。<...
【技术特征摘要】
1.一种基于fpga的卷积神经网络加速架构，其特征在于，包括：
2.根据权利要求1所述的基于fpga的卷积神经网络加速架构，其特征在于，所述接口模块包括axi-lite接口和axi-full接口，其中axi-lite接口用于在处理器系统ps和可编程逻辑pl之间传输控制信号，axi-full接口用于在处理器系统ps和可编程逻辑pl之间传输特征图、权重数据及计算结果，从而实现控制信号与数据流的分离。
3.根据权利要求2所述的基于fpga的卷积神经网络加速架构，其特征在于，所述接口模块通过设置期望的axi接口时延，在执行读写操作前允许发起总线请求。
4.根据权利要求2所述的基于fpga的卷积神经网络加速架构，其特征在于，所述接口模块通过端口绑定方式，将可编程逻辑pl中的各模块的逻辑端口分别绑定至独立的axi总线，以...
【专利技术属性】
技术研发人员：刘砚一，杜航，冯硕，蒋孟男，张长煜，刘秀娟，
申请(专利权)人：南京林业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。