【技术实现步骤摘要】
本申请涉及电子封装及可靠性分析，尤其涉及一种多芯片ccga封装焊柱失效风险评价方法。
技术介绍
1、随着电子产品功能的不断集成和对高性能、高可靠性要求的日益提升，多芯片封装技术逐渐成为集成电路产业发展的重要趋势。其中，ccga（ceramic column grid array）是陶瓷球栅阵列cbga概念的延伸，因其优异的散热特性和良好的可焊性，广泛应用于航空航天、通信基站、汽车电子等对环境适应性要求较高的领域；在多芯片ccga封装结构中，细长和柔软的焊柱（solder column）既作为电气互连通道，又承担芯片与基板之间的机械支持作用，对整体封装的稳定性与可靠性具有关键意义。
2、然而，随着封装尺寸缩小、芯片数量增多，以及温度循环、机械应力、振动冲击等复杂工况的叠加作用，焊柱在使用过程中易出现裂纹、疲劳断裂等失效模式，造成严重的功能故障或可靠性问题。传统的焊柱失效分析多采用实验或单芯片模型推断方法，无法准确评估多芯片耦合场景下的应力分布与失效机理，且难以在设计阶段实现对不同结构和材料方案的迅速评估与优化，亟需一种结合有限元分析、热疲劳模型及累积损伤理论的综合评价方法，为多芯片ccga封装设计与失效风险预测提供有效指导。
技术实现思路
1、本申请的目的是针对现有技术中的上述不足，提供一种多芯片ccga封装焊柱失效风险评价方法，以解决实际工况致使焊柱失效风险攀升以及单芯片模型推断方法难以准确评估多芯片耦合场景下焊柱的应力分布与失效机理的问题，以提高失效分析评价的准确性和
2、为了达到上述申请目的，本申请采用的技术方案包括如下：
3、s1：获取多芯片ccga封装结构的几何参数和材料参数；
4、s2：建立多芯片ccga封装的有限元分析模型：基于所述几何参数建立所述多芯片ccga封装结构的几何模型，并对所述几何模型添加材料参数，形成多芯片ccga封装的有限元分析模型，其中，所述几何模型为自上而下顺序叠置的多个芯片、陶瓷基板、焊柱阵列和印刷电路板，所述多个芯片并排平铺在所述陶瓷基板上；
5、s3：利用所述有限元分析模型，进行非均匀温度载荷下的耦合分析：对建好的所述有限元分析模型施加边界条件及约束，对不同芯片设定不同的工况温度条件，进行热循环加载条件下模拟并获取焊柱的热应力分布；
6、s4：根据所述多芯片ccga封装的有限元分析模型和所述焊柱在非均匀分布温度下的应力分布，提取关键数据，获取coffin-manson热疲劳模型的相关疲劳参数，并由coffin-manson热疲劳模型公式计算得到所述焊柱的疲劳寿命，确定ccga封装焊柱疲劳参数寿命矩阵；
7、s5：进行非均匀损伤的风险评估：基于所述coffin-manson热疲劳模型和线性积累损伤理论计算所述焊柱在非均匀分布热应力下的损伤量并获取多芯片ccga封装焊柱损伤矩阵；根据所述ccga封装焊柱损伤矩阵进行焊柱焊柱失效判定并获得多芯片ccga封装焊柱的风险等级矩阵。
8、在一种可能的实现方式中，s2中，所述建立多芯片ccga封装的有限元分析模型，包括：
9、基于有限元仿真创建所述多芯片ccga封装结构的参数化几何模型：根据获取的多芯片ccga封装结构组成器件的几何参数，建立各器件的几何模型，将所述各器件的所述几何模型进行装配，形成多芯片ccga封装结构的几何模型；
10、对所述多芯片ccga封装结构的几何模型的各个器件添加具体的材料参数，形成多芯片ccga封装的有元分析模型。
11、在一种可能的实现方式中，s3中，所述施加边界条件为所述多芯片ccga封装的有元分析模型整体温度设置为初始温度为，最高温度为；所述施加约束为底部所述印刷电路板脚点的位移约束为零，模拟所述印刷电路板固定安装方式。
12、在一种可能的实现方式中，所述s4包括：
13、s41：获取热循环中焊柱的塑性应变幅值，其可由以下公式计算得到：
14、
15、其中，是热循环中焊柱的塑性应变幅值，是焊柱材料的热膨胀系数，是热循环的温度变化幅度；
16、s42：利用coffin-manson热疲劳模型公式计算焊柱的疲劳寿命，得到第 i行第 j列多芯片ccga封装焊柱的疲劳寿命，计算公式如下：
17、
18、其中，是第 i行第 j列多芯片ccga封装焊柱的塑性应变幅值，是第 i行第 j列多芯片ccga封装焊柱的材料疲劳起始应变幅值，是第 i行第 j列多芯片ccga封装焊柱的材料coffin-manson常数；
19、s43：根据计算得到的各焊柱的疲劳参数构建如下公式所示的第 i行第 j列焊柱的疲劳参数寿命矩阵；
20、
21、s44：根据计算得到的各焊柱的疲劳参数寿命矩阵建立如下所示的多芯片ccga封装焊柱疲劳参数寿命矩阵；
22、
23、其中， k为多芯片ccga封装焊柱疲劳参数寿命矩阵， i为多芯片ccga封装中的第 i行焊柱， j为多芯片ccga封装中的第 j列焊柱， n为多芯片ccga封装中的焊柱总行数， m为多芯片ccga封装中的焊柱总列数，为多芯片ccga封装中的第1行第1列焊柱的疲劳参数寿命矩阵，为多芯片ccga封装中的第 i行第 j列焊柱的疲劳参数寿命矩阵，为多芯片ccga封装中的第 n行第 m列焊柱的疲劳参数寿命矩阵。
24、在一种可能的实现方式中，所述获取多芯片ccga封装焊柱损伤矩阵，包括：
25、s51：使用coffin-manson热疲劳模型和线性积累损伤理论计算多芯片ccga封装焊柱的损伤量，其可由以下公式计算得到：
26、
27、其中，是第 i行第 j列焊柱的积累损伤量，是第 i行第 j列焊柱的疲劳寿命， k是热循环次数；
28、s52：根据计算得到的各积累损伤量，建立如下所示的多芯片ccga封装焊柱的损伤矩阵 本文档来自技高网...
【技术保护点】
1.一种多芯片CCGA封装焊柱失效风险评价方法，其特征在于，所述方法包括：
2.根据权利要求1所述的多芯片CCGA封装焊柱失效风险评价方法，其特征在于，S2中，所述建立多芯片CCGA封装的有限元分析模型，包括：
3.根据权利要求1所述的多芯片CCGA封装焊柱失效风险评价方法，其特征在于，S3中，所述施加边界条件为所述多芯片CCGA封装的有元分析模型整体温度设置为初始温度为，最高温度为；所述施加约束为底部所述印刷电路板脚点的位移约束为零，模拟所述印刷电路板固定安装方式。
4.根据权利要求1所述的多芯片CCGA封装焊柱失效风险评价方法，其特征在于，所述S4包括：
5.根据权利要求1所述的多芯片CCGA封装焊柱失效风险评价方法，其特征在于，所述获取多芯片CCGA封装焊柱损伤矩阵，包括：
【技术特征摘要】
1.一种多芯片ccga封装焊柱失效风险评价方法，其特征在于，所述方法包括：
2.根据权利要求1所述的多芯片ccga封装焊柱失效风险评价方法，其特征在于，s2中，所述建立多芯片ccga封装的有限元分析模型，包括：
3.根据权利要求1所述的多芯片ccga封装焊柱失效风险评价方法，其特征在于，s3中，所述施加边界条件为所述多芯片ccga封装的有元分...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。