【技术实现步骤摘要】
本专利技术涉及单片机，具体而言，涉及一种基于电子工程信息的单片机嵌入式系统。
技术介绍
1、在当今这个科技日新月异、蓬勃发展的时代，电子信息技术已然成为现代生活不可或缺的关键构成要素之一，近年来新兴崛起的电子应用系统-嵌入式系统，正以其独有的优势特性愈发赢得大众的青睐与追捧，嵌入式系统以小巧且专用的嵌入式微处理器作为“核心大脑”，巧妙融合先进的软硬件架构设计，在极小的物理空间内实现高度集成化与智能化，能够顺滑接入电子信息工程生态。
2、嵌入式系统作为一个具备独立运作能力的关键器件，拥有两大核心组成部分，即处理器与软件，处理器凭借强大的运算能力，高效处理各类复杂的数据信息，为整个系统的稳定运行筑牢根基，而软件则编织起系统实现多元功能的架构，现有的单片机嵌入式系统结构尚未架构起足够紧密配合的组件以及运行逻辑，尚不能满足电子工程信息的高效化要求。
技术实现思路
1、为了弥补以上不足，本专利技术提供了一种克服上述技术问题或至少部分地解决上述问题的一种基于电子工程信息的单片机嵌入式系统。
2、为实现上述目的，本专利技术提供如下技术方案：
3、一种基于电子工程信息的单片机嵌入式系统，包括主处理器，主处理器采用常见集成电路设于硅板上的单片机；
4、接口控制器，所述接口控制器包括cmos芯片、本地dma以及远程dma，所述cmos芯片包括sram及存储器仲裁电路、总寄存器、媒体访问控制内核、曼彻斯特编译码器、接口电路以及物理收发器；
5、
6、d/a转换器，所述d/a转换器为数字模拟转换器，所述d/a转换器将数字信号转变为模拟信号
7、传感模块，所述传感模块将所探测到的各种物理量转换为数字信号并经由d/a传感模块传递至主处理器以及记忆存储模块；
8、执行模块，所述执行模块在主处理器将信号经由d/a转换器进行转换为模拟信号后进行各项物理量的调节；
9、记忆存储模块，所述记忆存储模块用以存储a/d转换器的数字信号以及传感模块的数字信号，所述记忆存储模块还用于与微处理器之间信号的接收以及发送。
10、通过设置接口控制器，结合记忆存储模块，记忆存储模块用于与微处理器之间信号的接收以及发送为用户构建了独立的专属存储区域，基于严格的访问控制与加密机制，从物理存储层面、逻辑访问权限维度实施多层级管控，有效隔绝外部非法访问，切实保障用户私有数据存储的安全性与保密性，杜绝数据泄露风险，为用户敏感信息筑牢坚实防护壁垒。
11、在本专利技术的一种实施例中，所述本地dma是cmos与网线的连接通道，所述远程dma即isa总线接口，所述远程dma为主处理器内部ram进行读写的总线。
12、在本专利技术的一种实施例中，所述总寄存器采用位内部寄存器，所述总寄存器包括命令寄存器、接收页开始寄存器，接收页结束寄存器，边界指针寄存器、发送页开始寄存器、中断状态寄存器、远程字节计数器、接收配置寄存器、发送配置寄存器，数据配置寄存器以及中断屏蔽寄存器，
13、在本专利技术的一种实施例中，所述命令寄存器用于向系统或相关模块下达各种操作命令和控制指令，所述接收页开始寄存器指定接收数据存储区域的起始地址或起始页号，所述接收页结束寄存器界定接收数据存储区域的结束位置，所述边界指针寄存器用于指示数据存储区域的边界位置，所述发送页开始寄存器用于指定发送数据存储区域的起始地址或起始页号，所述中断状态寄存器用于记录系统中各个中断源的当前状态，所述远程字节计数器用于对远程传输的数据字节数量进行计数，所述接收配置寄存器用于配置接收模块的各种参数和工作方式，所述发送配置寄存器用于配置发送模块的各种参数和工作方式，所述数据配置寄存器确保数据在系统内部以及与外部设备之间的正确表示和处理，所述中断屏蔽寄存器用于控制是否允许各个中断源产生中断请求。
14、在本专利技术的一种实施例中，所述接口控制器的工作模式包括跳线模式、即插即用模式以及免跳线模式，所述跳线模式涉及的跳线包括固定在电路板上的引脚以及插拔引脚的跳线帽，当跳线帽插入特定的引脚或插座组合时，就会在相应的电路节点之间形成通路，从而改变电流的流向或实现某些信号的连接或断开，进而达到改变设备功能或参数的目的。
15、在本专利技术的一种实施例中，所述cmos芯片的功能逻辑包括先进先出逻辑、接收逻辑、crc校验逻辑、发送逻辑、地址识别逻辑、直接内存访问以及缓冲控制逻辑，所述先进先出逻辑即为fifo逻辑，所述先进先出逻辑涉及fifo存储器用于对连续的数据流进行缓存并防止在进机和存储操作时丢失数据同时减轻cpu的负担并提高数据传输速度，所述接收逻辑实现接收过程串行到并行数据转换，所述接收逻辑在每行接收脉冲信息后将一个字节的数据送入fifo存储器中然后送到地址识别逻辑进行比较。
16、在本专利技术的一种实施例中，所述crc校验逻辑即循环冗余校验逻辑，所述crc校验逻辑在对输入的数据进行crc校验后对结果与最后的数据帧进行比较，所述crc校验逻辑所比较的结果相同则发送并存储于接收缓冲器内，所述crc校验逻辑所比较的结果若不同则结果数据被接收，所述发送逻辑用以在发送过程中将从fifo所读取的数据转换为串行位流发送，所述地址识别逻辑将接收到的数据帧中的目的地址以及地址寄存器阵列中的站地址进行比较并得出该地址是否为发送到本地的数据帧，所述直接内存访问即本地dma以及远程dma，所述本地dma在接收数据时将接收的数据存入接收缓冲器，所述本地dma在发送数据时将发送至接收缓冲器的数据传送至fifo。
17、在本专利技术的一种实施例中，所述主处理器与a/d转换器、d/a转换器、记忆存储模块分别电性连接，所述传感模块与d/a转换器电性连接，所述执行模块与a/d转换器电性连接。
18、在本专利技术的一种实施例中，所述传感模块包括敏感元件、转换元件、转换电路以及辅助电源组成，所述敏感元件的输出信号为位移、电压以及应变的物理量，所述转换元件将敏感元件感知到的信号转换为电信号，电量信号在单片机嵌入式系统中更容易进行处理、放大、滤波和传输，转换元件的存在使得传感模块能够更好地与单片机等电子设备进行接口和协同工作，所述转换电路将转换元件输出的电信号进行调整放大，将传感模块输出的信号转换为适合单片机进行采集和处理的标准信号形式，如将模拟信号转换为数字信号，以便单片机能够准确地读取和分析传感模块所测量到的信息，所述辅助电源对传感模块提供必要能源支持，在一些低功耗的单片机嵌入式系统中，合理设计辅助电源电路对于降低整个系统的功耗、延长系统的工作时间和提高系统的可靠性具有重要意义。
19、在本专利技术的一种实施例中，所述执行模块由执行机构、驱动电路以及控制电路组成，所述执行机构将其他形式的能量转换为机械能或其他可直接驱动被控对象的能量形式，执行机构是执行器的核心部件，它直接作用于被控对象，实现系统所要求的各种动作或功能，所本文档来自技高网...
【技术保护点】
1.一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述系统包括：
2.根据权利要求1所述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述本地DMA(3)是CMOS与网线的连接通道，所述远程DMA(4)即ISA总线接口，所述远程DMA(4)为主处理器(1)内部RAM进行读写的总线。
3.根据权利要求2述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述总寄存器(202)采用8位内部寄存器，所述总寄存器(202)包括命令寄存器(2021)、接受页开始寄存器(2022)，接收页结束寄存器(2023)，边界指针寄存器(2024)、发送页开始寄存器(2025)、中断状态寄存器(2026)、远程字节计数器(2027)、接收配置寄存器(2028)、发送配置寄存器(2029)，数据配置寄存器(2030)以及中断屏蔽寄存器(2031)，所述命令寄存器(2021)用于向系统或相关模块下达各种操作命令和控制指令，所述接收页开始寄存器(2022)指定接收数据存储区域的起始地址或起始页号，所述接收页结束寄存器(2023)界定接收数据存储区域的结束位置，所述边
4.根据权利要求3述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述接口控制器(2)的工作模式包括跳线模式、即插即用模式以及免跳线模式，所述跳线模式涉及的跳线包括固定在电路板上的引脚以及插拔引脚的跳线帽。
5.根据权利要求4述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述CMOS芯片(2001)的功能逻辑包括先进先出逻辑、接收逻辑、CRC校验逻辑、发送逻辑、地址识别逻辑、直接内存访问以及缓冲控制逻辑，所述先进先出逻辑即为FIFO逻辑，所述先进先出逻辑涉及FIFO存储器用于对连续的数据流进行缓存并防止在进机和存储操作时丢失数据同时减轻CPU的负担并提高数据传输速度，所述接收逻辑实现接收过程串行到并行数据转换，所述接收逻辑在每行接收脉冲信息后将一个字节的数据送入FIFO存储器中然后送到地址识别逻辑进行比较。
6.根据权利要求5述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述CRC校验逻辑即循环冗余校验逻辑，所述CRC校验逻辑在对输入的数据进行CRC校验后对结果与最后的数据帧进行比较，所述CRC校验逻辑所比较的结果相同则发送并存储于接收缓冲器内，所述CRC校验逻辑所比较的结果若不同则结果数据被接收，所述发送逻辑用以在发送过程中将从FIFO所读取的数据转换为串行位流发送，所述地址识别逻辑将接收到的数据帧中的目的地址以及地址寄存器阵列中的站地址进行比较并得出该地址是否为发送到本地的数据帧，所述直接内存访问即本地DMA(3)以及远程DMA(4)，所述本地DMA(3)在接收数据时将接收的数据存入接收缓冲器，所述本地DMA(3)在发送数据时将发送至接收缓冲器的数据传送至FIFO。
7.根据权利要求6述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述主处理器(1)与A/D转换器(5)、D/A转换器(6)、记忆存储模块(9)分别电性连接，所述传感模块(7)与D/A转换器(6)电性连接，所述执行模块(8)与A/D转换器(5)电性连接。
8.根据权利要求7述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述传感模块(7)包括敏感元件、转换元件、转换电路以及辅助电源组成，所述敏感元件的输出信号为位移、电压以及应变的物理量，所述转换元件将敏感元件感知到的信号转换为电信号，所述转换电路将转换元件输出的电信号进行调整放大，(将传感模块(7)输出的信号转换为适合单片机进行采集和处理的标准信号形式，如将模拟信号转换为数字信号，以便单片机能够准确地读取和分析传感模块(7)所测量到的信息)，所述辅助电源对传感模块(7)提供必要能源支持。
9.根据权利要求8述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述执行模块(8)由执行机构、驱动电路以及控制电路组成，所述执行机构将其他形式的能量转换为机械能或其他可直...
【技术特征摘要】
1.一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述系统包括：
2.根据权利要求1所述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述本地dma(3)是cmos与网线的连接通道，所述远程dma(4)即isa总线接口，所述远程dma(4)为主处理器(1)内部ram进行读写的总线。
3.根据权利要求2述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述总寄存器(202)采用8位内部寄存器，所述总寄存器(202)包括命令寄存器(2021)、接受页开始寄存器(2022)，接收页结束寄存器(2023)，边界指针寄存器(2024)、发送页开始寄存器(2025)、中断状态寄存器(2026)、远程字节计数器(2027)、接收配置寄存器(2028)、发送配置寄存器(2029)，数据配置寄存器(2030)以及中断屏蔽寄存器(2031)，所述命令寄存器(2021)用于向系统或相关模块下达各种操作命令和控制指令，所述接收页开始寄存器(2022)指定接收数据存储区域的起始地址或起始页号，所述接收页结束寄存器(2023)界定接收数据存储区域的结束位置，所述边界指针寄存器(2024)用于指示数据存储区域的边界位置，所述发送页开始寄存器(2025)用于指定发送数据存储区域的起始地址或起始页号，所述中断状态寄存器(2026)用于记录系统中各个中断源的当前状态，所述远程字节计数器(2027)用于对远程传输的数据字节数量进行计数，所述接收配置寄存器(2028)用于配置接收模块的各种参数和工作方式，所述发送配置寄存器(2029)用于配置发送模块的各种参数和工作方式，所述数据配置寄存器(2030)确保数据在系统内部以及与外部设备之间的正确表示和处理，所述中断屏蔽寄存器(2031)用于控制是否允许各个中断源产生中断请求。
4.根据权利要求3述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述接口控制器(2)的工作模式包括跳线模式、即插即用模式以及免跳线模式，所述跳线模式涉及的跳线包括固定在电路板上的引脚以及插拔引脚的跳线帽。
5.根据权利要求4述的一种基于电子工程信息的单片机嵌入式系统，其特征在于，所述cmos芯片(2001)的功能逻辑包括先进先出逻辑、接收逻辑、crc校验逻辑、发送逻辑、地址识别逻辑、直接内存访问以及缓冲控制逻辑，所述先进先出逻辑即为fifo逻辑，所述先进先出逻辑涉及fifo存储器用于对连续的数据流进行缓存并防止在进机和存储操作时丢失数据同时减轻cpu的负担并提高数据传输速度，所述接收逻辑实现接收过程串行到并行数据转换，所述接收逻辑在每行接收脉冲信息后将一个字节的数据送入fifo存储器中然后送到地址识别逻辑进...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。