动态比较器的失调电压快速校准装置制造方法及图纸

本发明专利技术公开了一种动态比较器的失调电压快速校准装置，主要解决现有比较器失调校准技术校准周期长，校准精度差的问题，其包括比较器、校准电压控制电路、校准控制逻辑电路和校准输入电路。比较器在校准模式下输出比较结果，校准控制逻辑电路对比较器的比较结果进行存储和处理，并根据比较结果的连续次数，输出不同的控制信号给校准电压控制电路；校准电压控制电路根据不同的控制信号，调整校准电压的变化步长，并传输给校准输入电路中的校准晶体管；校准输入电路中的校准晶体管随着校准电压的变化，将比较器的失调电压快速校准到收敛范围内。本发明专利技术能动态调整校准步长，减少比较和补偿的周期，在满足校准精度的基础上提升校准的速度，可用于对动态比较器的校准。

【技术实现步骤摘要】

本专利技术属于模拟集成电路，具体涉及一种动态比较器的失调电压校准装置，可用于对动态比较器的失调电压进行快速校准，动态调整校准步长，在满足校准精度的情况下提升校准的收敛速度。

技术介绍

1、随着数字信号处理芯片和通信基础设施等现代数字系统对于信息处理速度提升的不断追求，模数转换器adc作为这些系统的核心器件，其性能也有着越来越高的要求。作为adc的基本模块之一，比较器的电路设计和性能优化也影响了adc的整体性能。其中，动态比较器凭借其低功耗、高速度和工艺兼容性好的优点，被广泛应用在高性能adc电路设计中。虽然随着cmos工艺尺寸的不断缩小，动态比较器的速度提升、功耗和面积减小，但是尺寸缩小导致了更严重的器件失配，从而导致动态比较器的失调较大，严重制约了其在高性能adc中的应用。为了降低动态比较器的失调，最简单的方法便是增大器件尺寸，但是这与降低面积和功耗的目标相违背。而另一种做法就是采用失调校准技术，通过对失调电压进行存储或测量，再对其进行抵消，这样就可以通过较小的面积来实现比较器较高的精度。动态比较器可以通过额外的校准辅助电路和校准逻辑，在一定的时序约束和本文档来自技高网...

【技术保护点】

1.一种基于调节校准输入晶体管栅压的比较器失调校准装置，包括比较器(1)、校准电压控制电路(2)、校准控制逻辑电路(3)和校准输入电路(4)，其特征在于：

2.根据权利要求1所述的装置，其特征在于，所述步长充放电反相器阵列(24)，其包含8个反相器，用于对校准步长控制电容充放电；

3.根据权利要求1-2中任一项的装置，其特征在于，所述校准步长控制电容阵列(25)包含8个电容，用于存储校准电荷；

4.根据权利要求1所述的装置，其特征在于，所述输出结果寄存器链(31)，包括10个D触发器，用于存储比较器的比较结果；

5.根据权利要求1-4中任一...

【技术特征摘要】

1.一种基于调节校准输入晶体管栅压的比较器失调校准装置，包括比较器(1)、校准电压控制电路(2)、校准控制逻辑电路(3)和校准输入电路(4)，其特征在于：

2.根据权利要求1所述的装置，其特征在于，所述步长充放电反相器阵列(24)，其包含8个反相器，用于对校准步长控制电容充放电；

3.根据权利要求1-2中任一项的装置，其特征在于，所述校准步长控制电容阵列(25)包含8个电容，用于存储校准电荷；

4.根据权利要求1所述的装置，其特征在于，所述输出结果寄存器链(31)，包括10个d触发器，用于存储比较器的比较结果；

5.根据权利要求1-4中任一项装置，其特征在于，所述步长控制与非门阵列(33)包含3个与非门，用于控制校准步长控制电路中步长充放电反相器阵列(24)；

6.根据权利要求1-4中任一项装置，其特征在于，所述步长控制与门阵列(34)包含3个与门，用于控制校准步长控制电路中步长充放电反相器(24)；

7.根据权利要求1-4中任一项装置，其特征在于，所述校准使能控制与门阵列(32)包含第四与门and4和第五与门a...

【专利技术属性】
技术研发人员：许建强，李迪，李若雨，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：