一种应用于ADC差分电容阵列的互校准方法技术

本发明专利技术属于集成电路设计技术领域，公开了一种应用于ADC差分电容阵列的互校准方法，所述方法包括如下步骤：步骤1：CDAC电容阵列中每位电容误差电压的提取和量化；步骤2：在ADC的输出码值中加上相应的误差码值。采用本发明专利技术提出的校准方法去除了传统模拟校准方法中额外的校准CDAC，显著的减少了电容面积，并将误差码值和ADC正常量化的码值相结合得到最终的输出码值，该运算过程不仅可以在片上运行也可以放在片外的软件上运算，减少了电路设计的复杂性同时也能显著减小电容阵列失配引起ADC转换精度损失。

【技术实现步骤摘要】

本专利技术属于集成电路设计，尤其涉及一种应用于adc差分电容阵列的互校准方法。

技术介绍

1、一般在大于12位高精度adc（模数转换器）的设计中对电容阵列构成的cdac（电容型数模转换器）要求非常高，而现今集成电路工艺所制造的电容难于满足其苛刻的失配要求，传统上通过增大电容面积来降低电容相对失配的方法非常低效无法适用于高精度adc的设计。因此为了解决高精度adc中电容的失配问题，前人已近提出了许多adc的校准方法。现今adc校准的方法主要有模拟域的校准算法和数字域的校准算法，模拟域的校准算法主要是自校准算法，通过在主cdac电容阵列中加入校准cdac电容阵列。其工作原理是通过特定的电容翻转顺序将主cdac中的每一个电容失配所引起的误差电压通过校准cdac进行量化成数字码值，并将每一位电容的失配码值存储在ram中，在adc正常转换过程中从ram读取每一位电容的失配码值并通过校准cdac电容阵列将误差电压重新补偿到主cdac电容整列中完成校准。数字域的校准算法主要是调整主cdac中每一位电容的权重来完成校准过程，其中主要有“扰动”算法和“分裂式”adc算法，“本文档来自技高网...

【技术保护点】

1.一种应用于ADC差分电容阵列的互校准方法，所述ADC差分电容阵列包括2个电容Cu，一个电容Cu两端并联电容C1，P~C13，P，另一个电容Cu两端并联电容C1，N~C13，N，两个电容Cu之间通过开关S5和S6连接电容Cal，电容C8，P~C13，P一端通过开关S1连接比较器正端，另一端通过开关分别可与Vip、Vrefp、Vrefn、Vcm端连接，电容C1，P~C7，P一端连接Cu，另一端通过开关分别可与Vip、Vrefp、Vrefn、Vcm端连接；电容C8，N-C13，N一端通过开关S2连接比较器负端，另一端通过开关分别可与Vin、Vrefp、Vrefn、Vcm端连接,电容C1，N...

【技术特征摘要】

1.一种应用于adc差分电容阵列的互校准方法，所述adc差分电容阵列包括2个电容cu，一个电容cu两端并联电容c1，p~c13，p，另一个电容cu两端并联电容c1，n~c13，n，两个电容cu之间通过开关s5和s6连接电容cal，电容c8，p~c13，p一端通过开关s1连接比较器正端，另一端通过开关分别可与vip、vrefp、vrefn、vcm端连接，电容c1，p~c7，p一端连接cu，另一端通过开关分别可与vip、vrefp、vrefn、vcm端连接；电容c8，n-c13，n一端通过开关s2连接比较器负端，另一端通过开关分别可与vin、vrefp、vrefn、vcm端连接,电容c1，n-c7，n一端连接到cu，另一端通过开关分别可与vin、vrefp、vrefn、vcm端连接；比较器正端和负端分别通过开关s3、s4连接到vcm；其特征在于，所述方法包括如下步骤：

2...

【专利技术属性】
技术研发人员：黄凯，许伟，郑丹丹，蒋小文，熊东亮，
申请(专利权)人：浙江大学，
类型：发明
国别省市：