【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种双向栅控可控硅结构。
技术介绍
1、高压集成电路通常工作在较为恶劣的工作环境中，这对esd(静电放电)防护器件提出了更高的设计要求，其既需要满足耐高压和大电流，又需要拥有较高的维持电压，以高于电路的正常工作电压，从根本上消除闩锁效应的风险。
2、现有的scr(可控硅)结构由于其本身具有深回滞的特性，其触发电压一般也远高于工艺栅氧化层击穿电压，但其又拥有很低的维持电压，易引发闩锁效应，这大大限制了其在高压ic领域的应用。此外，现有的可控硅结构在应对需要极高电流泄放效率的场景时，可能无法同时满足高维持电压和极高的电流泄放效率。
3、基于此，需要一种新技术方案，以提高可控硅结构的维持电压和电流泄放效率。
技术实现思路
1、有鉴于此，本专利技术实施例提供一种双向栅控可控硅结构，以至少解决现有的可控硅结构维持电压低和电流泄放效率低的问题。
2、本专利技术实施例提供以下技术方案：
3、本专利技术实施例提供一种双向栅控可控硅结构，包括第一p型外延层、第二p型外延层和位于所述第一p型外延层和所述第一p型外延层之间层叠设置的第一n型深well掺杂类型阱区和第一n型well掺杂类型阱区；
4、所述第一p型外延层上提供有第一p型高压掺杂类型阱区，所述第一p型高压掺杂类型阱区的一侧内部提供有第一p型well掺杂类型阱区，所述第一p型高压掺杂类型阱区的另一侧顶端被提供有第一p型重掺杂有源区，所述第一p型well掺杂
5、所述第二p型外延层上提供有第二p型高压掺杂类型阱区，所述第二p型高压掺杂类型阱区的一侧内部提供有第二p型well掺杂类型阱区，所述第二p型高压掺杂类型阱区的另一侧顶端被提供有第三p型重掺杂有源区，所述第二p型well掺杂类型阱区顶端提供有多组并列设置的第四p型重掺杂有源区和第二n型重掺杂有源区，且所述第二p型重掺杂有源区和多组并列设置的所述第二p型重掺杂有源区和第二n型重掺杂有源区隔离设置；
6、其中，所述第一n型重掺杂有源区、所述第一p型well掺杂类型阱区、所述第一p型高压掺杂类型阱区、所述第一p型外延层、所述层叠设置的第一n型深well掺杂类型阱区和第一n型well掺杂类型阱区形成第一三极管；所述第二n型重掺杂有源区、所述第二p型well掺杂类型阱区、所述第二p型高压掺杂类型阱区、所述第二p型外延层、所述层叠设置的第一n型深well掺杂类型阱区和第一n型well掺杂类型阱区形成第二三极管；所述第一p型重掺杂有源区、所述第二p型重掺杂有源区、所述第一p型well掺杂类型阱区、所述第一p型高压掺杂类型阱区、所述第一p型外延层、所述层叠设置的第一n型深well掺杂类型阱区和第一n型well掺杂类型阱区、所述第二p型外延层、所述第二p型高压掺杂类型阱区、所述第一p型well掺杂类型阱区、所述第三p型重掺杂有源区和所述第四p型重掺杂类型阱区形成第三三极管。
7、进一步地，所述第一三极管的发射级与端口t1连接，所述第二三极管的发射级与端口t2连接，所述第一三极管和所述第二三极管的集电极连接后与所述第三三极管的基级连接，所述第三三极管的两个发射级分别与所述第一三极管的基级和所述第二三极管的基级连接。
8、进一步地，所述第一p型外延层、所述层叠设置的第一n型深well掺杂类型阱区和第一n型well掺杂类型阱区、所述第二p型外延层的底端提供有n型重掺杂阱区，所述n型重掺杂阱区的两端分别提供有两第二n型深well掺杂类型阱区，两所述第二n型深well掺杂类型阱区顶端提供有两第二n型well掺杂类型阱区，两所述第二n型深well掺杂类型阱区包裹两所述第二n型well掺杂类型阱区，且两所述第二n型深well掺杂类型阱区对应位于所述第一p型外延层和所述第二p型外延层远离所述层叠设置的第一n型深well掺杂类型阱区和第一n型well掺杂类型阱区的两侧。
9、进一步地，两所述第二n型well掺杂类型阱区的顶端设有第三n型重掺杂有源区和第四n型重掺杂有源区，所述第三n型重掺杂有源区和所述第一p型重掺杂有源区之间、所述第四n型重掺杂有源区和所述第三p型重掺杂有源区207之间均通过浅槽隔离sti区域隔离。
10、进一步地，还包括第一多晶硅栅、第二多晶硅珊、第一金属层和第二金属层，所述第一多晶硅珊设置于所述浅槽隔离sti区域顶端，并包围所述第一p型重掺杂有源区和多组并列设置的第二p型重掺杂有源区和第一n型重掺杂有源区；所述第二多晶硅珊设置于对应的所述浅槽隔离sti区域顶端，并包围所述第三p型重掺杂有源区和并列设置的的第四p型重掺杂有源区和第二n型重掺杂有源区；
11、所述第一金属层分别与所述第一多晶硅栅和所述第三n型重掺杂有源区连接，所述第二金属层分别与所述第二多晶硅珊和所述第四n型重掺杂有源区连接。
12、进一步地，所述第一p型重掺杂有源区和多组并列设置的所述第一p型重掺杂有源区和第一n型重掺杂有源区之间通过浅槽隔离sti区域隔离设置；所述第二p型重掺杂有源区和多组并列设置的所述第二p型重掺杂有源区和第二n型重掺杂有源区之间通过浅槽隔离sti区域隔离设置；
13、所述第一n型well掺杂类型阱区顶端设有浅槽隔离sti区域，以隔离所述第一n型重掺杂有源区和所述第二n型重掺杂有源区。
14、进一步地，所述第一多晶硅栅和所述第二多晶硅珊均为环形设置；
15、所述第一多晶硅珊设置于所述第一n型well掺杂类型阱区顶端的浅槽隔离sti区域的一侧和所述第三n型重掺杂有源区和所述第一p型重掺杂有源区之间的浅槽隔离sti区域顶端；
16、所述第二多晶硅珊设置于所述第一n型well掺杂类型阱区顶端的浅槽隔离sti区域的另一侧和所述第四n型重掺杂有源区和所述第三p型重掺杂有源区之间的浅槽隔离sti区域的顶端。
17、进一步地，所述第一三极管的发射区包括所述第一n型重掺杂有源区，所述第一n型重掺杂有源区与端口t1连接；
18、所述第一三极管的基级通过第一电阻与所述端口t1连接。
19、进一步地，第二三极管的发射区包括所述第二n型重掺杂有源区，所述第二n型重掺杂有源区与端口t2连接；
20、所述第二三极管的基级通过第二电阻与所述端口t2连接。
21、与现有技术相比，本专利技术实施例采用的上述至少一个技术方案能够达到的有益效果至少包括：
22、本专利技术的一种双向栅控可控硅结构，通过采用分割结构来降低载子运输效率，以提高可控硅结构的维持电压，并且采用环状栅控的结构来将载子运输路径调整到更深层次，提高其电流泄放能力，解决了现有的可控硅结构维持电压低和电流泄放效率低的问题。
本文档来自技高网...【技术保护点】
1.一种双向栅控可控硅结构，其特征在于，包括第一P型外延层、第二P型外延层和位于所述第一P型外延层和所述第一P型外延层之间层叠设置的第一N型深well掺杂类型阱区和第一N型well掺杂类型阱区；
2.根据权利要求1所述的双向栅控可控硅结构，其特征在于，所述第一三极管的发射级与端口T1连接，所述第二三极管的发射级与端口T2连接，所述第一三极管和所述第二三极管的集电极连接后与所述第三三极管的基级连接，所述第三三极管的两个发射级分别与所述第一三极管的基级和所述第二三极管的基级连接。
3.根据权利要求2所述的双向栅控可控硅结构，其特征在于，所述第一P型外延层、所述层叠设置的第一N型深well掺杂类型阱区和第一N型well掺杂类型阱区、所述第二P型外延层的底端提供有N型重掺杂阱区，所述N型重掺杂阱区的两端分别提供有两第二N型深well掺杂类型阱区，两所述第二N型深well掺杂类型阱区顶端提供有两第二N型well掺杂类型阱区，两所述第二N型深well掺杂类型阱区包裹两所述第二N型well掺杂类型阱区，且两所述第二N型深well掺杂类型阱区对应位于所述第一P型外延层和所
4.根据权利要求3所述的双向栅控可控硅结构，其特征在于，两所述第二N型well掺杂类型阱区的顶端设有第三N型重掺杂有源区和第四N型重掺杂有源区，所述第三N型重掺杂有源区和所述第一P型重掺杂有源区之间、所述第四N型重掺杂有源区和所述第三P型重掺杂有源区之间均通过浅槽隔离STI区域隔离。
5.根据权利要求4所述的双向栅控可控硅结构，其特征在于，还包括第一多晶硅栅、第二多晶硅珊、第一金属层和第二金属层，所述第一多晶硅珊设置于所述浅槽隔离STI区域顶端，并包围所述第一P型重掺杂有源区和多组并列设置的第二P型重掺杂有源区和第一N型重掺杂有源区；所述第二多晶硅珊设置于对应的所述浅槽隔离STI区域顶端，并包围所述第三P型重掺杂有源区和并列设置的的第四P型重掺杂有源区和第二N型重掺杂有源区；
6.根据权利要求5所述的双向栅控可控硅结构，其特征在于，所述第一P型重掺杂有源区和多组并列设置的所述第一P型重掺杂有源区和第一N型重掺杂有源区之间通过浅槽隔离STI区域隔离设置；所述第二P型重掺杂有源区和多组并列设置的所述第二P型重掺杂有源区和第二N型重掺杂有源区之间通过浅槽隔离STI区域隔离设置；
7.根据权利要求6所述的双向栅控可控硅结构，其特征在于，所述第一多晶硅栅和所述第二多晶硅珊均为环形设置；
8.根据权利要求1～7任一所述的双向栅控可控硅结构，其特征在于，所述第一三极管的发射区包括所述第一N型重掺杂有源区，所述第一N型重掺杂有源区与端口T1连接；
9.根据权利要求8所述的可控硅结构，其特征在于，第二三极管的发射区包括所述第二N型重掺杂有源区，所述第二N型重掺杂有源区与端口T2连接；
...【技术特征摘要】
1.一种双向栅控可控硅结构，其特征在于，包括第一p型外延层、第二p型外延层和位于所述第一p型外延层和所述第一p型外延层之间层叠设置的第一n型深well掺杂类型阱区和第一n型well掺杂类型阱区；
2.根据权利要求1所述的双向栅控可控硅结构，其特征在于，所述第一三极管的发射级与端口t1连接，所述第二三极管的发射级与端口t2连接，所述第一三极管和所述第二三极管的集电极连接后与所述第三三极管的基级连接，所述第三三极管的两个发射级分别与所述第一三极管的基级和所述第二三极管的基级连接。
3.根据权利要求2所述的双向栅控可控硅结构，其特征在于，所述第一p型外延层、所述层叠设置的第一n型深well掺杂类型阱区和第一n型well掺杂类型阱区、所述第二p型外延层的底端提供有n型重掺杂阱区，所述n型重掺杂阱区的两端分别提供有两第二n型深well掺杂类型阱区，两所述第二n型深well掺杂类型阱区顶端提供有两第二n型well掺杂类型阱区，两所述第二n型深well掺杂类型阱区包裹两所述第二n型well掺杂类型阱区，且两所述第二n型深well掺杂类型阱区对应位于所述第一p型外延层和所述第二p型外延层远离所述层叠设置的第一n型深well掺杂类型阱区和第一n型well掺杂类型阱区的两侧。
4.根据权利要求3所述的双向栅控可控硅结构，其特征在于，两所述第二n型well掺杂类型阱区的顶端设有第三n型重掺杂有源区和第四n型重掺杂有源区，所述第三n型重掺杂有源区和...
【专利技术属性】
技术研发人员：沈国平，郑瑞，
申请(专利权)人：上海川土微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。