【技术实现步骤摘要】
本申请涉及半导体，具体而言，涉及一种半导体结构及其制作方法。
技术介绍
1、沟槽栅mosfet器件广泛运用于电机驱动等领域。当器件关断时，器件体内pn结击穿起到续流的效果，击穿电流会被源极接触孔收集。以nmosfet为例，击穿电流通过mosfet器件的p-区流向n+区，当p-区与n+区电位差达到pn结导通电压时，器件内部的寄生三极管开启，导致器件雪崩击穿失效。
技术实现思路
1、本申请的主要目的在于提供一种半导体结构及其制作方法，以至少解决现有技术中半导体器件的雪崩能力改善方案会对器件的阈值电压和导通电阻造成影响，从而影响器件性能的问题。
2、为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构，包括：衬底；外延层，位于所述衬底的一侧表面上；第一注入区和第二注入区，沿远离所述衬底的方向叠置在所述外延层中，所述第二注入区远离所述衬底的表面为所述外延层的部分表面；第三注入区和第四注入区，所述第三注入区位于所述第一注入区中，所述第四注入区位于所述第一注入区中且位于所述第三注入区的外周，所述第四注入区的离子浓度大于所述第一注入区的离子浓度且小于所述第三注入区的离子浓度，所述第一注入区、所述第三注入区和所述第四注入区具有第一掺杂类型，所述外延层和所述第二注入区具有第二掺杂类型；第一介质层，位于所述外延层远离衬底的一侧；第一接触孔和两个第一沟槽，均贯穿所述第一介质层和所述第二注入区，所述第一接触孔与所述第三注入区接触，两个所述第一沟槽均分别与所述第三注入区和所述第四注入区接
3、可选地，所述半导体结构还包括：第二沟槽，位于所述外延层中，所述第二沟槽的槽深大于所述第一沟槽的槽深，所述第一沟槽和所述第一接触孔位于所述第二沟槽的一侧；屏蔽栅，位于所述第二沟槽中；第一氧化层，位于所述第二沟槽靠近所述衬底的部分侧壁与所述屏蔽栅之间以及所述第二沟槽的底面与所述屏蔽栅之间；第二氧化层，位于所述屏蔽栅远离所述衬底的表面上以及所述屏蔽栅的部分侧面上；第三氧化层，位于所述外延层和所述第一介质层之间以及所述第二沟槽远离所述衬底的部分侧壁上；控制栅，位于所述第二氧化层与所述第二沟槽侧壁上的所述第三氧化层之间，所述第一介质层覆盖所述控制栅远离所述衬底的表面上、所述第三氧化层远离所述外延层的表面上以及所述第二氧化层远离所述衬底的表面上。
4、可选地，所述第二沟槽的深度大于3μm，所述第一氧化层的厚度大于4000埃，所述第三氧化层的厚度为500～1000埃。
5、可选地，所述第二介质层远离所述衬底的表面到所述衬底的距离小于或等于所述第二注入区靠近所述衬底的表面到所述衬底的距离。
6、可选地，所述第一沟槽的宽度小于0.16μm，两个所述第一沟槽的间距为0.2～0.32μm，所述第一接触孔与所述第一沟槽的间距大于0.06μm，所述第一接触孔的宽度小于0.2μm。
7、根据本申请的另一方面，提供了一种所述的半导体结构的制作方法，包括：提供基底，所述基底包括衬底、外延层、第一注入区、第二注入区、第一初始介质层和第一接触孔，所述外延层位于所述衬底的一侧表面上，所述第一注入区和所述第二注入区沿远离所述衬底的方向叠置在所述外延层中，所述第二注入区远离所述衬底的表面为所述外延层的部分表面，所述外延层具有间隔的两个第三沟槽，两个所述第三沟槽从所述第二注入区伸入至所述第一注入区中，所述第一初始介质层位于两个所述第三沟槽中以及所述外延层远离所述衬底的表面上，所述第一接触孔位于所述第一初始介质层、所述第二注入区和所述第一注入区中且位于两个所述第三沟槽之间，所述第一注入区具有第一掺杂类型，所述外延层和所述第二注入区具有第二掺杂类型；对所述基底进行第一掺杂类型的离子注入，再去除所述第一接触孔侧壁上的所述第一初始介质层，扩大所述第一接触孔的宽度，得到第二接触孔，所述第二接触孔的两个侧壁在所述外延层中的正投影分别位于两个所述第三沟槽的两个侧壁之间；对形成有所述第二接触孔的所述基底进行第一掺杂类型的离子注入，形成位于所述第一注入区中的第三注入区和第四注入区，所述第四注入区位于所述第一注入区中且位于所述第三注入区的外周，再至少去除所述第二接触孔侧壁上的所述第一初始介质层，得到第三接触孔，所述第三接触孔使得各所述第三沟槽远离所述第二接触孔一侧的所述第二注入区部分裸露，剩余的位于外延层远离所述衬底一侧的所述第一初始介质层形成第一介质层，位于所述第三沟槽中的所述第一初始介质层形成第二介质层，并在所述第三接触孔中以及所述第一介质层远离所述外延层的表面上形成金属层。
8、可选地，至少去除所述第二接触孔侧壁上的所述第一初始介质层，包括：采用湿法刻蚀法刻蚀所述第一初始介质层，以去除所述第二接触孔侧壁上的所述第一初始介质层以及所述第三沟槽中的部分所述第一初始介质层，使得刻蚀后的所述正投影分别位于两个所述第三沟槽外，以及使得第一距离小于或等于第二距离，所述第一距离为所述第三沟槽中刻蚀后的所述第一初始介质层远离所述衬底的表面到所述衬底的距离，所述第二距离为所述第二注入区靠近所述衬底的表面到所述衬底的距离。
9、可选地，提供基底，包括：提供衬底以及位于所述衬底一侧表面上的初始外延层，所述初始外延层具有第二沟槽，所述第二沟槽的槽深大于所述第三沟槽的槽深；在所述第二沟槽中形成第一氧化层、第二氧化层、屏蔽栅和控制栅，以及在所述初始外延层远离所述衬底的表面上以及所述第二沟槽远离所述衬底的部分侧壁上形成第三初始氧化层，其中，所述屏蔽栅位于所述第二沟槽中，所述第一氧化层位于所述第二沟槽靠近所述衬底的部分侧壁与所述屏蔽栅之间以及所述第二沟槽的底面与所述屏蔽栅之间，所述第二氧化层位于所述屏蔽栅远离所述衬底的表面以及所述屏蔽栅的裸露侧面上，所述控制栅位于所述第二氧化层与所述第二沟槽侧壁上的所述第三初始氧化层之间；对形成有所述第三初始氧化层的结构进行离子注入，以在所述初始外延层中形成所述第一注入区和所述第二注入区，所述第一注入区和所述第二注入区分别与所述第二沟槽侧壁上的所述第三初始氧化层接触；去除部分的所述初始外延层以及部分的第三初始氧化层，形成贯穿所述第三初始氧化层以及所述第二注入区并延伸至所述第一注入区中的两个所述第三沟槽，两个所述第三沟槽位于所述第二沟槽的一侧，剩余的所述第三初始氧化层形成第三中间氧化层；在两个所述第三沟槽中、所述第三中间氧化层远离所述衬底的表面上以及所述控制栅远离所述衬底的表面上形成第二初始介质层；去除部分的所述第二初始介质层、部分的所述第三中间氧化层以及部分的所述初始外延层，形成位于所述第二初始介质层、所述第三中间氧化层、所述第二注入区和所述第一注入区中的所述第一接触孔，本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
3.根据权利要求2所述的半导体结构，其特征在于，所述第二沟槽的深度大于3μm，所述第一氧化层的厚度大于4000埃，所述第三氧化层的厚度为500～1000埃。
4.根据权利要求1所述的半导体结构，其特征在于，所述第二介质层远离所述衬底的表面到所述衬底的距离小于或等于所述第二注入区靠近所述衬底的表面到所述衬底的距离。
5.根据权利要求1至4中任一项所述的半导体结构，其特征在于，所述第一沟槽的宽度小于0.16μm，两个所述第一沟槽的间距为0.2～0.32μm，所述第一接触孔与所述第一沟槽的间距大于0.06μm，所述第一接触孔的宽度小于0.2μm。
6.一种权利要求1至5中任一项所述的半导体结构的制作方法，其特征在于，包括：
7.根据权利要求6所述的方法，其特征在于，至少去除所述第二接触孔侧壁上的所述第一初始介质层，包括：
8.根据权利要求6所述的方法，其特征在于，提供基底，包括：
10.根据权利要求9所述的方法，其特征在于，去除部分的所述第一初始氧化层，使得所述初始外延层远离所述衬底的表面以及所述第二沟槽的部分侧壁裸露，包括：
11.根据权利要求6所述的方法，其特征在于，提供基底，包括：
12.根据权利要求11所述的方法，其特征在于，在所述第二沟槽中形成第一氧化层、第二氧化层、屏蔽栅和控制栅，以及在所述初始外延层远离所述衬底的表面上、所述第二沟槽远离所述衬底的部分侧壁上以及两个所述第三沟槽中形成第三中间氧化层，包括：
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：
3.根据权利要求2所述的半导体结构，其特征在于，所述第二沟槽的深度大于3μm，所述第一氧化层的厚度大于4000埃，所述第三氧化层的厚度为500～1000埃。
4.根据权利要求1所述的半导体结构，其特征在于，所述第二介质层远离所述衬底的表面到所述衬底的距离小于或等于所述第二注入区靠近所述衬底的表面到所述衬底的距离。
5.根据权利要求1至4中任一项所述的半导体结构，其特征在于，所述第一沟槽的宽度小于0.16μm，两个所述第一沟槽的间距为0.2～0.32μm，所述第一接触孔与所述第一沟槽的间距大于0.06μm，所述第一接触孔的宽度小于0.2μm。
6.一种权利要求1至5中任一项所述的半导体结构的制作方法，其特征在于，包括：
7.根据权利要求6所述的方法，其...
【专利技术属性】
技术研发人员：谭键文，马万里，
申请(专利权)人：珠海格力电子元器件有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。