【技术实现步骤摘要】
本文档一般涉及数据处理，并且更特定地涉及图形体系结构中支持8比特浮点格式以用于并行计算和随机舍入操作。
技术介绍
1、当前的并行图形数据处理包含被开发成对图形数据执行特定操作的系统和方法，这些特定操作诸如例如，线性内插、曲面细分、栅格化、纹理映射、深度测试等。传统意义上而言，图形处理器使用固定功能计算单元来处理图形数据；然而，更近来地，已使图形处理器的多个部分可编程，使得此类处理器能够支持更多种多样的操作，以用于处理顶点和片段数据。
2、为了进一步提升性能，图形处理器通常实现诸如管线化的处理技术，这些处理技术尝试贯穿图形管线的不同部分并行地处理尽可能多的图形数据。具有单指令多数据(single instruction multiple data，simd)或单指令多线程(single instructionmultiple thread，simt)体系结构的并行图形处理器被设计成使图形管线中的并行处理的量最大化。在simd体系结构中，带有多个处理元件的计算机尝试对多个数据点同时执行相同操作。在simt体系结构中，并行线程组尝...
【技术保护点】
1.一种设备，包括：
2.如权利要求1所述的设备，其中，所述移位器要将所述乘法器的输出归一化。
3.如权利要求1-2中任一项所述的设备，其中，所述乘法器包括4比特乘法器、8比特乘法器、16比特乘法器或32比特乘法器中的至少一个乘法器。
4.如权利要求1-3中任一项所述的设备，其中，所述加法器包括要将由所述移位器归一化的所述乘法器生成的积相加的加法器树，并且其中，所述加法器要使用到最接近的偶数的舍入将所述加法器树的结果舍入。
5.如权利要求1-4中任一项所述的设备，其中，所述结果被舍入到由所述解码的指令指示的目的地精度。<...
【技术特征摘要】
1.一种设备，包括：
2.如权利要求1所述的设备，其中，所述移位器要将所述乘法器的输出归一化。
3.如权利要求1-2中任一项所述的设备，其中，所述乘法器包括4比特乘法器、8比特乘法器、16比特乘法器或32比特乘法器中的至少一个乘法器。
4.如权利要求1-3中任一项所述的设备，其中，所述加法器包括要将由所述移位器归一化的所述乘法器生成的积相加的加法器树，并且其中，所述加法器要使用到最接近的偶数的舍入将所述加法器树的结果舍入。
5.如权利要求1-4中任一项所述的设备，其中，所述结果被舍入到由所述解码的指令指示的目的地精度。
6.如权利要求1-5中任一项所述的设备，其中，所述电路模块还要执行累加器源操作对象的晚期累加，其中，所述累加器源操作对象的所述晚期累加要在所述8比特浮点操作对象的所述点积的所述生成之后被执行。
7.如权利要求1-6中任一项所述的设备，其中，所述电路模块还要执行累加器源操作对象的累加，其中，所述累加器源操作对象的所述累加要在所述电路模块的中间阶段或在所述电路模块的第一阶段之一被执行。
8.如权利要求1-7中任一项所述的设备，其中，所述处理器包括图形处理单元(gpu)。
9.如权利要求1-8中任一项所述的设备，其中，所述设备是单指令多数据(simd)机器或单指令多线程(simt)机器中的至少一个。
10.一种方法，包括：
11.如权利要求10所述的方法，其中，所述移位器要将所述乘法器的输出归一化，其中，所述加法器包括要将由所述移位器归一化的所述乘法器生成的积相加的加法器树，并且其中，所述加法器要使用到最接近的偶数的舍入将所述加法器树的结果舍入。
12.如权利要求10-11中任一项所述的方法，其中，所述结果被舍入到由所述解码的指令指示的目的地精度。
13.如权利要求10-12中任一项所述的方法，还包括：由所述电路模块执行累加器源操作对象的晚期累加，其中，所述累加器源操作对象的所述晚期累加要在所述8比特浮点操作对象的所述点积的生成之后被执行。
14.如权利要求10-13中任一项所述的方法，还包括：由所述电路模块执行累加器源操作对象的累加，其中，所述累加器源操作对象的所述累加要在所述电路模块的中间阶段或在所述电路模块的第一阶段...
【专利技术属性】
技术研发人员：J·E·P·奥索里奥，付方文，路奎元，江宏，陈佳升，N·K·梅伦普迪，K·赫德，梅春晖，A·哈吉柴布，E·泰勒，穆帅，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。