【技术实现步骤摘要】
本公开涉及可测试性设计，尤其涉及一种可测试性设计电路图形化的方法、装置、设备及存储介质。
技术介绍
1、在芯片设计中，硬件描述语言（如verilog）被广泛应用于电路的建模与设计。硬件描述语言虽然提供了强大的功能，但由于其描述方式更接近于代码，可读性差，导致设计者理解电路的原理和结构变得相对不便。
2、因此，许多电子设计自动化（electronic design automation，eda）工具应运而生，旨在通过图形化的方式展示电路的结构与原理。eda工具通常使用方块和连线来表示电路的各个部分及其连接关系，这种图形化方法使得设计者能够更直观地理解电路的工作原理。例如，方框图是一种简化的电路图，它通过方框和连线展示电路的基本功能，而不涉及具体的元件细节，这种方法特别适合于初学者和需要快速理解电路功能的工程师。
3、现有的eda工具主要用于展示芯片设计原理，但在可测试性设计（design fortest ability，dft）阶段，需要在芯片设计阶段设计的原始电路的基础上增加dft电路，现有的eda工具无法区分原...
【技术保护点】
1.一种可测试性设计电路图形化的方法，其特征在于，所述可测试性设计电路图形化的方法包括：
2.根据权利要求1所述的可测试性设计电路图形化的方法，其特征在于，所述根据所述可测试性设计电路的描述信息，采用与原始电路差异化的绘制参数，绘制可测试性设计电路，包括：
3.根据权利要求1所述的可测试性设计电路图形化的方法，其特征在于，所述根据所述可测试性设计电路的描述信息，采用与原始电路差异化的绘制参数，绘制可测试性设计电路，包括：
4.根据权利要求3所述的可测试性设计电路图形化的方法，其特征在于，每个经验布局包括：经验布局条件和经验布局规则；...
【技术特征摘要】
1.一种可测试性设计电路图形化的方法，其特征在于，所述可测试性设计电路图形化的方法包括：
2.根据权利要求1所述的可测试性设计电路图形化的方法，其特征在于，所述根据所述可测试性设计电路的描述信息，采用与原始电路差异化的绘制参数，绘制可测试性设计电路，包括：
3.根据权利要求1所述的可测试性设计电路图形化的方法，其特征在于，所述根据所述可测试性设计电路的描述信息，采用与原始电路差异化的绘制参数，绘制可测试性设计电路，包括：
4.根据权利要求3所述的可测试性设计电路图形化的方法，其特征在于，每个经验布局包括：经验布局条件和经验布局规则；所述在多个经验布局中存在与所述可测试性设计电路的描述信息匹配的经验布局的情况下，按照匹配到的经验布局，采用与原始电路差异化的绘制参数，绘制可测试性设计电路，包括：
5.根据权利要求1所述的可测试性设计电路图形化的方法，其特征在于，所述根据所述可测试性设计电路的描述信息，采用与原始电路差异化的绘制参数，绘制可测试性设计电路，包括：
6.根据权利要...
【专利技术属性】
技术研发人员：于天笑，王盼盼，
申请(专利权)人：西安简矽技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。