【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种降低短路电流的sic器件及制备方法。
技术介绍
1、sic作为第三代宽禁带半导体材料的典型代表，其具有着诸多显著的物理特性优势，例如禁带宽度大、临界击穿电场高、本征载流子浓度小、饱和漂移速度快、熔点高、热导率高等，这些材料特性使得sic制备的功率器件可以以小尺寸、薄厚度实现大击穿电压、低导通损耗、高开关频率等性能优势，在高压、高温、高频、高辐照等应用领域具有着巨大优势。目前sic mosfet已被市场上大规模使用，以替代si igbt等器件。
2、sic mosfet器件在门极开启正常工作时，分为线性区和饱和区两个区间，其中器件发生短路时就是工作在饱和区。相比于siigbt，sic mosfet器件的短路能力很差，其短路耐受时间大概只有3us左右，在短路时器件温升会快速提升，极易烧毁器件，因此一直以来sic mosfet的短路特性都要在设计初期就充分考量，避免在系统端发生故障。因此研发一款降低sic mosfet器件在饱和区的短路电流，实现器件更高的短路能力，提高器件的安全稳定使用是目前亟需解决的技术问题。
技术实现思路
1、针对以上问题，本专利技术提供了一种降低器件在短路时的温升，同时避免过多影响器件工作在线性区时出流能力的一种降低短路电流的sic器件及制备方法。
2、本专利技术的技术方案是：
3、一种降低短路电流的sic器件制备方法，包括如下步骤：
4、s100，在sic sub层的顶面沉积形成s
5、s200，在sic drift层的顶面沉积形成sic epi层，并在sic epi层内依次注入形成pwell区、np区和pp区；
6、s300，在sic epi层的顶面依次形成栅氧化层、poly层和隔离介质层；
7、s400，在np区和pp区的顶面形成欧姆接触合金层；
8、s500，在器件上方金属溅射形成正面电极金属层。
9、具体的，步骤s100中sic drift层厚度为5um-20um，掺杂浓度为1e15-5e16cm-2。
10、具体的，步骤s100中 p区底面距sic drift层顶面深度为0.3um-0.5um，掺杂浓度为1e17-3e18cm-2。
11、具体的，步骤s200中sic epi层厚度为1.5um-3um，掺杂浓度为1e15-1e17cm-2。
12、具体的，步骤s200中pwell区底面距sic epi层顶面深度为0.4um-1.5um，掺杂浓度为1e17-3e18cm-2。
13、具体的，步骤s200中np区底面距sic epi层顶面深度为0.2um-1um，掺杂浓度为1e18-1e19cm-2。
14、具体的，步骤s200中pp区底面距sic epi层顶面深度为0.2um-1.2um，掺杂浓度为5e18-1e19cm-2。
15、具体的，步骤s700中栅氧化层厚度为30nm-70nm。
16、一种降低短路电流的sic器件，包括从下而上依次设置的sic sub层、sic drift层、sic epi层、栅氧化层、poly层、隔离介质层和正面电极金属层；
17、所述sic drift层顶面设有向下延伸的p区；
18、所述sic epi层内设有：
19、pwell区，设有一对，分别从所述sic epi层的顶面向下延伸；一对所述pwell区间隔设置，并与所述sic epi层的底面设有间距；
20、np区，设有一对，分别从所述pwell区的顶面向下延伸；所述np区与pwell区的底面设有间距；所述np区侧部与pwell区侧部设有间距；
21、pp区，设有一对，分别从所述pwell区的顶面向下延伸，位于所述np区的侧部；
22、所述栅氧化层的底面分别与np区、pwell区和sic epi层的顶面连接；
23、所述隔离介质层包裹在栅氧化层和poly层上，侧部向下延伸，与所述np区连接；
24、所述隔离介质层的侧部设有分别与所述pp区和np区连接的欧姆接触合金层。
25、具体的，所述正面电极金属层的底面分别与隔离介质层和欧姆接触合金层连接。
26、本专利技术在sic mosfet器件中通过在sic drift层的jfet底部形成p区，在器件工作在饱和区时，p区与pwell区和sic drift层形成的耗尽层会相互连接，从而更好的屏蔽短路电流，降低器件在短路时的温升。同时，在器件工作在线性区时，因为漏极电压较小，p区与sic drift层形成的耗尽层不会与pwell区形成的耗尽层相连接，从而不会过多影响器件工作在线性区时的出流能力。
本文档来自技高网...【技术保护点】
1.一种降低短路电流的SiC器件制备方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的一种降低短路电流的SiC器件制备方法，其特征在于，步骤S100中SiC Drift层（2）厚度为5um-20um，掺杂浓度为1E15-5E16cm-2。
3.根据权利要求1所述的一种降低短路电流的SiC器件制备方法，其特征在于，步骤S100中 P区（3）底面距SiC Drift层（2）顶面深度为0.3um-0.5um，掺杂浓度为1E17-3E18cm-2。
4.根据权利要求1所述的一种降低短路电流的SiC器件制备方法，其特征在于，步骤S200中SiC Epi层（4）厚度为1.5um-3um，掺杂浓度为1E15-1E17cm-2。
5.根据权利要求1所述的一种降低短路电流的SiC器件制备方法，其特征在于，步骤S200中Pwell区（5）底面距SiC Epi层（4）顶面深度为0.4um-1.5um，掺杂浓度为1E17-3E18cm-2。
6.根据权利要求1所述的一种降低短路电流的SiC器件制备方法，其特征在于，步骤S200中NP区（
7.根据权利要求1所述的一种降低短路电流的SiC器件制备方法，其特征在于，步骤S200中PP区（6）底面距SiC Epi层（4）顶面深度为0.2um-1.2um，掺杂浓度为5E18-1E19cm-2。
8.根据权利要求1所述的一种降低短路电流的SiC器件制备方法，其特征在于，步骤S700中栅氧化层（8）厚度为30nm-70nm。
9.一种降低短路电流的SiC器件，通过权利要求1-8任一所述的一种降低短路电流的SiC器件制备方法制备，其特征在于，包括从下而上依次设置的SiC Sub层（1）、SiC Drift层（2）、SiC Epi层（4）、栅氧化层（8）、Poly层（9）、隔离介质层（10）和正面电极金属层（12）；
10.根据权利要求9所述的一种降低短路电流的SiC器件，其特征在于，所述正面电极金属层（12）的底面分别与隔离介质层（10）和欧姆接触合金层（11）连接。
...【技术特征摘要】
1.一种降低短路电流的sic器件制备方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的一种降低短路电流的sic器件制备方法，其特征在于，步骤s100中sic drift层（2）厚度为5um-20um，掺杂浓度为1e15-5e16cm-2。
3.根据权利要求1所述的一种降低短路电流的sic器件制备方法，其特征在于，步骤s100中 p区（3）底面距sic drift层（2）顶面深度为0.3um-0.5um，掺杂浓度为1e17-3e18cm-2。
4.根据权利要求1所述的一种降低短路电流的sic器件制备方法，其特征在于，步骤s200中sic epi层（4）厚度为1.5um-3um，掺杂浓度为1e15-1e17cm-2。
5.根据权利要求1所述的一种降低短路电流的sic器件制备方法，其特征在于，步骤s200中pwell区（5）底面距sic epi层（4）顶面深度为0.4um-1.5um，掺杂浓度为1e17-3e18cm-2。
6.根据权利要求1所述的一种降低短路电流的sic器件制备方法，其...
【专利技术属性】
技术研发人员：王正，杨程，裘俊庆，万胜堂，王坤，王毅，
申请(专利权)人：扬州扬杰电子科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。