用于执行硬件仿真和验证解决方案的方法和装置制造方法及图纸

本发明专利技术的一个实施方式提供用以在多处理器系统上执行硬件仿真和验证解决方案的系统和技术。硬件仿真和验证解决方案可以分割成不同模块，这些模块包括：用以对信号值的变更进行仿真的仿真内核；用以将信号值的变更存储在计算机可读存储介质上的值变更转储模块；用以检查功能的功能覆盖模块；用以检查信号跳转的跳转覆盖模块；用以检查复杂行为的断言引擎；以及用以生成测试场景的测试台模块。本发明专利技术的实施方式可以在不同处理器上执行不同模块，从而改进性能。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及硬件设计和验证。更具体地，本专利技术涉及用于执行硬件仿真和 验证解决方案的方法和装置。
技术介绍
设计和验证工具的发展使计算技术的迅速发展成为可能，因为没有这样的工具将 几乎不可能设计和验证在当今的计算设备中司空见惯的复杂集成电路。由于集成电路的尺 寸和复杂性迅速地增加，非常需要找到用以改进硬件仿真和验证解决方案的性能的方法和直ο遗憾的是，用于改进软件性能的传统技术并非总是有效的。例如，从头开始改写软 件使得其可以并行执行是不切实际的，这是由改写这种复杂软件片段的高昂成本决定的。 并行化编译器也可能无法改进性能，因为即使最精密的并行化编译器也常常无法在这种复 杂的软件片段中利用并行化机会。另外，由于Amdahl定律，仅仅对软件的小部分进行并行 化无法明显改进性能，并且如果不同的片段需要大量同步，则将软件分割成不同软件片段 可能降低性能。
技术实现思路
本专利技术的一个实施方式提供用以在多处理器系统上执行硬件仿真和验证解决方 案的系统和技术。具体而言，一个实施方式将硬件仿真和验证解决方案分割成不同模块，使 这些模块可以并行执行，而无需在模块之间进行大量通信或者同步。硬件仿真和验证解决方案可以分割为用以对信号值的变更进行仿真的仿真内 核；用以将信号值的变更存储在计算机可读存储介质上的值变更转储(VCD)模块；用以检 查功能的功能覆盖模块；用以检查信号跳转的跳转覆盖模块；用以检查复杂行为的断言引 擎；以及用以生成测试场景的测试台模块。本专利技术的实施方式可以在不同处理器上执行不 同模块，从而改进性能。附图说明图1示出了根据本专利技术实施方式的集成电路的设计和制作中的各步骤。图2示出了根据本专利技术实施方式的用于仿真和验证解决方案的工作流。图3示出了根据本专利技术实施方式的多处理器系统。图4给出了示出根据本专利技术实施方式的时隙中的不同事件区域的图示。图5示出了根据本专利技术实施方式的可以用来执行仿真和验证系统的计算机系统。图6给出了示出根据本专利技术实施方式的用于在多个处理器上执行包括仿真内核 和值变更转储模块的硬件仿真和验证解决方案的过程的流程图。图7给出了示出根据本专利技术实施方式的用于在多个处理器上执行包括仿真内核 和功能覆盖模块的硬件解决方案和验证解决方案的过程的流程图。图8给出了示出根据本专利技术实施方式的用于在多个处理器上执行包括仿真内核 和跳转覆盖模块的硬件仿真和验证解决方案的过程的流程图。图9给出了示出根据本专利技术实施方式的用于在多个处理器上执行包括仿真内核 和断言引擎的硬件仿真和验证解决方案的过程的流程图。图10给出了示出根据本专利技术一个实施方式的用于在多个处理器上执行包括仿真 内核和测试台模块的硬件仿真和验证解决方案的过程的流程图。具体实施例方式图1示出了根据本专利技术实施方式的在集成电路的设计和制作中的各个阶段。该过程通常开始于产品构思(步骤100)，它是使用EDA软件设计工艺来实现的 (步骤110)。一旦设计完成，通常对该设计进行流片(事件140)，并且对其进行制造过程 (步骤150)以及封装和组装过程(步骤160)，以产生成品芯片(结果170)。EDA软件设计过程(步骤110)包括步骤112-130，下文仅出于示例目的来描述这 些步骤，并且并非意在限制本专利技术。例如，实际集成电路设计可能要求设计者按照不同于以 下顺序的顺序来执行设计步骤。系统设计(步骤112)在这一步骤中，设计者描述他们想要实现的功能。设计者 还可以执行假设(what-if)规划以完善功能、检查成本等。可以在这一阶段进行硬件-软 件架构划分。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括 ModeiArchitect、saber 、System studio 禾口DesignWare ,产品、逻辑设计和功能验证(步骤114)在这一阶段，编写用于系统中模块的VHDL或者 Verilog代码，并且检查设计的功能准确性。具体而言，检查设计以保证它产生正确输出。 可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括VCS 、Vera , DesignWare 、MageiiarAFormality 、ESP 和Leda 产品。综合与测试设计(步骤116)在此将VHDL/Verilog转译成网表。可以针对目标 技术优化网表。此外，可以设计和实现测试以检查成品芯片。可以在这一步骤使用的来自 Synopsys 公司的示例性 EDA 软件产品包括 Design Compiler 、Physical Compiler 、TestCompi Ier、Power Compiler 、FPGA Compi Ier、TefraMAX 禾口 Design Ware 产ρBFI ο网表验证(步骤118)在这一步骤中，检查网表与时序约束的相符性和与VHDL/ Verilog源码的对应性。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括 Formality 、卩1*丨11^111116@和乂〔3@产品。设计规划(步骤120)这里，构造和分析芯片的总体布图规划以用于定时和高层 布线。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括Astro 和IC Compiler 产品。物理实现(步骤122)在这一步骤进行布置(电路元件的定位)和布线(电路元 件的连接)。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括Astro 和 IC Compiler 产品。分析和抽象(步骤124)在这一阶段，在晶体管级验证电路功能，这继而允许假设 完善。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括AstroRail 、 PrimeRail、PrimeTime 和 Star-RCXT 产品。物理验证(步骤126)在这一步骤中，检查设计以保证制造、电气问题、平版印刷 问题和电路的正确性。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包 括 Hercules 产品。解析度增强(步骤128):这一步骤包括对布局的几何操控，从而改进设计的可制 造性。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括Proteus/ Progen、ProteusAF 禾口 PSMGen 产品。掩模数据准备(步骤130)这一步骤提供用于产生掩模以生产成品芯片的“流片” 数据。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括CA丁S 系 列产品。可以在一个或者多个上述步骤期间使用本专利技术的实施方式。具体而言，可以在逻 辑设计和功能验证步骤114期间使用本专利技术的一个实施方式。仿真和验证解决方案HDL(硬件描述语言)的引入变革了硬件验证，并且到20世纪90年代早期，基于 HDL的仿真器已经成为硬件设计中的重要工具。自从引入之后，HDL仿真器的性能持续改 进，并且验证技术进入了开发大量“插入式(bolt-on) ”工具以改进验证能力的阶段。然而，插入式工具方法降低了仿真和验证解决方案的整体性能，因为其导致一种 成本高昂且零碎的解决方案，该解决方案是多个方法和销售商的混杂。每个插入式工具独 立地编译或者解译其自己的语言，这引起了分析或者编译阶本文档来自技高网...

【技术保护点】
一种用于在多个处理器上执行硬件仿真和验证解决方案的方法，所述解决方案包括用以对信号值的变更进行仿真的仿真内核以及用以在将所述信号值的变更存储在计算机可读存储介质上的值变更转储（ＶＣＤ）模块，所述方法包括：在第一处理器上执行所述仿真内核，从而使所述第一处理器：生成表示一组信号值的变更的值变更数据；以及存储所述值变更数据，使得不同于所述第一处理器的第二处理器能够访问所述值变更数据；以及在所述第二处理器上执行所述ＶＣＤ模块，从而使所述第二处理器：压缩所述值变更数据；以及将经过压缩的所述值变更数据存储在所述计算机可读存储介质中以供后续分析。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M杰恩，SS乔维德赫里，S塞沙德里，
申请(专利权)人：新思科技有限公司，
类型：发明
国别省市：US[美国]