半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供基底，基底包括衬底、位于衬底上的一个或多个依次堆叠的沟道叠层以及位于沟道叠层顶部上的阻挡层，每个沟道叠层包括牺牲层和位于牺牲层上的沟道层；在衬底上形成横跨沟道叠层和阻挡层的伪栅结构，伪栅结构覆盖阻挡层的部分顶部以及阻挡层和沟道叠层的部分侧壁；在伪栅结构两侧的沟道叠层中形成源漏掺杂层；在形成源漏掺杂层之后，去除伪栅结构以及伪栅结构底部的阻挡层，形成栅极开口，栅极开口暴露出沟道叠层的顶部和侧壁；去除牺牲层，形成通槽，通槽与栅极开口相连通；在栅极开口和通槽内填充栅极结构，栅极结构包围沟道层。本发明专利技术实施例优化了半导体结构的性能。

【技术实现步骤摘要】

本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

1、随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度、更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展不断减小。晶体管尺寸越来越小，鳍式场效应晶体管(field-effect transistor，finfet)应运而生。但是要保持原有的驱动电流性能，这种结构不再适用于较小的节点。于是出现了全包围栅极晶体管(gate-all-around，gaafet)，它对短沟道效应的控制和优越的电学性能，使其在更小的工艺节点上取代finfet成为主流。

2、gaafet是一种四面环栅结构，能够更好的抑制短沟道效应，使其获得更好的电学性能。

3、但是，目前半导体结构的性能仍有待提高。

技术实现思路

1、本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化了半导体结构的性能。

2、为解决上述问题，本专利技术实施例提供一种半导体结构，包括：衬底；沟道结构层，悬置于所述衬底上，所述沟本文档来自技高网...

【技术保护点】

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述阻挡层为单层结构；所述阻挡层的材料包括碳化硅、碳硼化硅或碳磷化硅。

3.如权利要求1所述的半导体结构，其特征在于，所述阻挡层包括多层依次堆叠的子阻挡层，且相邻的子阻挡层的材料之间具有刻蚀选择比；所述子阻挡层的材料包括氧化硅、氮化硅或氮氧化硅。

4.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的厚度为5nm至20nm。

5.一种半导体结构的形成方法，其特征在于，包括：

6.如权利要求5所述的半导体结构的形成方法，其特征在于，去除所述伪...

【技术特征摘要】

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述阻挡层为单层结构；所述阻挡层的材料包括碳化硅、碳硼化硅或碳磷化硅。

3.如权利要求1所述的半导体结构，其特征在于，所述阻挡层包括多层依次堆叠的子阻挡层，且相邻的子阻挡层的材料之间具有刻蚀选择比；所述子阻挡层的材料包括氧化硅、氮化硅或氮氧化硅。

4.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的厚度为5nm至20nm。

5.一种半导体结构的形成方法，其特征在于，包括：

6.如权利要求5所述的半导体结构的形成方法，其特征在于，去除所述伪栅结构以及所述伪栅结构底部的所述阻挡层的步骤包括：以所述阻挡层的顶部定义刻蚀的停止位置，去除部分的所述伪栅结构，形成初始栅极开口；去除剩余的伪栅结构以及所述初始栅极开口暴露出的所述阻挡层，形成所述栅极开口，且所述伪栅结构的去除速率大于所述阻挡层的去除速率。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，采用刻蚀工艺，去除所述伪栅结构以及伪栅结构底部的所述阻挡层；

8.如权利要求6所述的半导体结构的形成方法，其特征在于，以所述阻挡层的顶部定义刻蚀的停止位置，去除部分的所述伪栅结构的工艺包括：各向异性的干法刻蚀工艺。

9.如权利要求6所述的半导体结构的形成方法，其特征在于，去除剩余的伪栅结构以及所述初始栅极开口暴露出的所述阻挡层的工艺包括：各向异性的干法刻蚀工艺。

10.如权利要求5所述的半导体结构的形成方法，其特征在于，所述阻挡层为单层结构。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括碳化硅、碳硼化硅或碳磷化硅。

12.如...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：