【技术实现步骤摘要】
本专利技术涉及通信，尤其涉及一种变频模块的频综模块及频综模块的信号处理方法。
技术介绍
1、频综模块（频率综合器）主要作用之一是产生稳定、精确的多种频率信号。在变频模块中，它能够根据系统的需求合成所需的本振（lo）信号，本振（lo）信号包括lo1信号和lo2信号，。在通信系统中，为了实现不同频段信号的变频处理，频综模块可以生成多个不同频率的本振（lo）信号。
2、现有技术中，频综模块产生的lo2信号频率存在上限低的缺陷，基本都是 40ghz。
技术实现思路
1、本专利技术为解决现有技术中lo2信号带宽窄的问题，提供了一种变频模块的频综模块及频综模块的信号处理方法。
2、本专利技术采用的技术方案是：
3、一种变频模块的频综模块，包括：
4、自适应参考agc模块，所述自适应参考agc模块用于实现参考信号的自动增益控制。
5、时钟分配模块，所述时钟分配模块的输入端与所述自适应参考agc模块的输出端连接，用于产生时钟信号。
6、通用本振模块，所述通用本振模块的的输入端与所述时钟分配模块的输出端连接，用于产生变频模块的输入信号。
7、电源控制模块，所述电源控制模块的输出端与所述自适应参考agc模块的输入端、所述时钟分配模块的输入端和所述通用本振模块的的输入端连接，用于提供电压。
8、进一步地，所述自适应参考agc模块包括：
9、功分器a，
10、衰减器a，所述衰减器a的输入
11、放大器a，所述放大器a的输入端与所述衰减器a的输出端连接。
12、衰减器b，所述衰减器b的输入端与所述放大器a的输出端连接。
13、放大器b，所述放大器b的输入端与所述衰减器b的输出端连接。所述放大器b的输出端为所述自适应参考agc模块的输出端。
14、检波器a，所述检波器a的输入端与所述功分器a的另一个输出端连接。
15、adc芯片，所述adc芯片的输入端与所述检波器a的输出端连接。
16、fpga，所述fpga与检波器a连接，用于接收所述adc芯片采集的数据，从而实现参考信号的自动增益控制。
17、进一步地，所述时钟分配模块包括：
18、衰减器c；所述衰减器c的输入端与所述放大器b 的输出端连接。
19、开关a，所述开关a的一个输入端与所述衰减器c的输出端连接，所述开关a的另一个输入端接地。
20、10m内参考信号源，所述10m内参考信号源提供10mhz内参考信号。
21、开关b，所述开关b的一个输入端与所述10m内参考信号源的输出端连接，所述开关b的另一个输入端接地。
22、开关c，所述开关c的一个输入端与所述开关a的输出端连接，所述开关c的另一个输入端与所述开关b的输出端连接。
23、分频器a，所述分频器a的输入端与所述开关c的输出端连接。
24、100m基准源，所述100m基准源的输入端与所述分频器a的输出端连接。
25、放大器c，所述放大器c的输入端与所述100m基准源的输出端连接。
26、滤波器a，所述滤波器a的输入端与所述放大器c的输出端连接。
27、功分器b，所述功分器b的输入端与所述滤波器a的输出端连接。
28、功分器c，所述功分器c的输入端与所述功分器b的一个输出端连接。
29、衰减器d，所述衰减器d的输入端与所述功分器b的另一个输出端连接。
30、功分器d，所述功分器d的输入端与所述功分器c的一个输出端连接。
31、衰减器g，所述衰减器g的输入端与所述功分器d的一个输出端连接。所述衰减器g对外输出100mhz时钟信号。
32、衰减器f，所述衰减器f的输入端与所述功分器d的另一个输出端连接。所述衰减器f对外输出100mhz时钟信号。
33、功分器e，所述功分器e的输入端与所述功分器c的另一个输出端连接。
34、衰减器e，所述衰减器e的输入端与所述功分器e的一个输出端连接。
35、功分器f，所述衰减器f的输入端与所述功分器e的另一个输出端连接。
36、衰减器h，所述衰减器h的输入端与所述功分器f的一个输出端连接。所述衰减器h对外输出100mhz时钟信号。
37、功分器g，所述功分器g的输入端与所述功分器f的另一个输出端连接。
38、进一步地，所述通用本振模块作为通用慢频综本振模块，作为通用慢频综本振模块时，包括：
39、倍频器a，所述倍频器a的输入端与所述衰减器d的输出端连接。
40、梳线谱发生器a，所述梳线谱发生器a的输入端与所述倍频器a的输出端连接。
41、功分器i，所述功分器i的输入端与所述梳线谱发生器a的输出端连接。
42、滤波器b，所述滤波器b的输入端与所述功分器i的一个输出端连接。
43、放大器d，所述放大器d的输入端与所述滤波器b的输出端连接。
44、滤波器c，所述滤波器c的输入端与所述放大器d的输出端连接。
45、放大器e，所述放大器e的输入端与所述滤波器c的输出端连接。
46、功分器j，所述功分器j的输入端与所述放大器e的输出端连接。所述功分器j对外输出2路本振信号。
47、放大器f，所述放大器f的输入端与所述功分器i的另一个输出端连接。
48、开关滤波器a，所述开关滤波器a的输入端与所述放大器f的输出端连接。
49、放大器g，所述放大器g的输入端与所述开关滤波器a的输出端连接。
50、倍频器b，所述倍频器b的输入端与所述放大器g的输出端连接。
51、滤波器d，所述滤波器d的输入端与所述倍频器b的输出端连接。
52、放大器h，所述放大器h的输入端与所述滤波器d的输出端连接。
53、分频器b，所述分频器b的输入端与所述衰减器e的输出端连接。
54、频率源a，所述频率源a的输入端与所述分频器b的输出端连接。
55、混频器a，所述混频器a的一个输入端与所述频率源a的输出端连接，所述混频器a的另一个输入端与所述放大器h的输出端连接。
56、开关滤波器b，所述开关滤波器b的输入端与所述混频器a的输出端连接。
57、放大器i，所述放大器i的输入端与所述开关滤波器b的输出端连接。
58、滤波器e，所述滤波器e的输入端与所述放大器i的输出端连接。
59、放大器j，所述放大器j的输入端与所述滤波器e的输出端连接。
60、功分器k，所述功分器k的输入端与所述放大器j的输出端连接。所述功分器k对外输出2路本振信号。
61、进一步地，所述通用本振模块可以作为通用快频综本振模块，作为通用快频本文档来自技高网...
【技术保护点】
1.一种变频模块的频综模块，其特征在于，包括：
2.根据权利要求1所述的一种变频模块的频综模块，其特征在于，所述自适应参考AGC模块包括：
3.根据权利要求2所述的一种变频模块的频综模块，其特征在于，所述时钟分配模块包括：
4.根据权利要求3所述的一种变频模块的频综模块，其特征在于，所述通用本振模块作为通用慢频综本振模块，作为通用慢频综本振模块时，包括：
5.根据权利要求3所述的一种变频模块的频综模块，其特征在于，所述通用本振模块可以作为通用快频综本振模块，作为通用快频综本振模块时，包括：
6.根据权利要求2所述的一种变频模块的频综模块，其特征在于，所述FPGA与检波器A连接，所述FPGA与检波器A连接，用于接收所述ADC芯片采集的数据，从而实现参考信号的自动增益控制的具体方法为：频综模块外部的REF信号进入所述功分器A，所述功分器A输出2路信号，1路经所述检波器A检波，然后将检波模拟电压给所述ADC芯片进行采样，采样后的数据传给FPGA进行数据采集，从而实现参考信号的自动增益控制，同时还可以根据所述FPGA采集的数据进
7.根据权利要求5所述的一种变频模块的频综模块，其特征在于，所述通用本振模块作为通用快频综本振模块时，所述频率源A1为3.5GHz点频源，所述3.5GHz点频源包括：
8.根据权利要求7所述的一种变频模块的频综模块，其特征在于，所述通用本振模块作为通用快频综本振模块时，所述DDS与所述FPGA连接；所述3.5GHz点频源为所述DDS提供3.5GHz参考信号，所述FPGA控制所述DDS，使所述DDS产生频率跳变。
9.一种变频模块的频综模块的信号处理方法，基于权利要求1~8中任意一项所述的一种变频模块的频综模块得以实施，其特征在于，包括步骤：
...【技术特征摘要】
1.一种变频模块的频综模块，其特征在于，包括：
2.根据权利要求1所述的一种变频模块的频综模块，其特征在于，所述自适应参考agc模块包括：
3.根据权利要求2所述的一种变频模块的频综模块，其特征在于，所述时钟分配模块包括：
4.根据权利要求3所述的一种变频模块的频综模块，其特征在于，所述通用本振模块作为通用慢频综本振模块，作为通用慢频综本振模块时，包括：
5.根据权利要求3所述的一种变频模块的频综模块，其特征在于，所述通用本振模块可以作为通用快频综本振模块，作为通用快频综本振模块时，包括：
6.根据权利要求2所述的一种变频模块的频综模块，其特征在于，所述fpga与检波器a连接，所述fpga与检波器a连接，用于接收所述adc芯片采集的数据，从而实现参考信号的自动增益控制的具体方法为：频综模块外部的ref信号进入所述功分器a，所述功分器a输出2路信号，1路经所述检波器a检波，然后将检波模拟电压给所述adc芯片进行采样，采样后的数据...
【专利技术属性】
技术研发人员：晋良国，杨万明，马德科，
申请(专利权)人：成都益为创科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。