一种抑制漏极电压过冲的碳化硅VDMOS制造技术

本技术提供了一种抑制漏极电压过冲的碳化硅VDMOS，包括：漂移层的下侧面连接至碳化硅衬底的上侧面；漏电抑制区下侧面连接至漂移层上侧面；导电区，导电区穿过漏电抑制区，且导电区下侧面连接至漂移层上侧面；栅介质层，栅介质层下侧面连接至漏电抑制区上侧面，栅介质层一侧面连接至导电区的侧面；栅介质层内设有沟槽；栅极金属层，栅极金属层设于沟槽内；漏极金属层，漏极金属层下侧面连接至导电区上侧面；以及，漏极金属层，漏极金属层连接至碳化硅衬底的下侧面，有效抑制漏极的电压过冲，避免漏极泄露过来的电流对碳化硅VDMOS的栅极产生大电场而出现失效的情况。

【技术实现步骤摘要】

本技术涉及一种抑制漏极电压过冲的碳化硅vdmos。

技术介绍

1、碳化硅vdmos作为碳化硅功率器件中的代表性器件，在电动汽车、航空航天、电力转换等领域有广泛的应用。沟槽栅的碳化硅vdmos导通电阻低，但是栅极可靠性一直以内没能完美解决；在高压应用中，反向漏电随着电压等级的提高越发严重，抑制反向漏电成为特高压输电用器件亟需解决的问题。

技术实现思路

1、本技术要解决的技术问题，在于提供一种抑制漏极电压过冲的碳化硅vdmos，有效抑制漏极的电压过冲，避免漏极泄露过来的电流对碳化硅vdmos的栅极产生大电场而出现失效的情况。

2、本技术是这样实现的：一种抑制漏极电压过冲的碳化硅vdmos，包括：

3、碳化硅衬底，

4、漂移层，所述漂移层的下侧面连接至所述碳化硅衬底的上侧面；

5、漏电抑制区，所述漏电抑制区下侧面连接至所述漂移层上侧面；

6、导电区，所述导电区穿过所述漏电抑制区，且所述导电区下侧面连接至所述漂移层上侧面；

7、栅介质层，所述栅介本文档来自技高网...

【技术保护点】

1.一种抑制漏极电压过冲的碳化硅VDMOS，其特征在于，包括：

2.如权利要求1所述的一种抑制漏极电压过冲的碳化硅VDMOS，其特征在于，所述漏电抑制区和栅介质层均为二氧化硅。

3.如权利要求1所述的一种抑制漏极电压过冲的碳化硅VDMOS，其特征在于，所述碳化硅衬底、漂移层、导电区均为N型。

【技术特征摘要】

1.一种抑制漏极电压过冲的碳化硅vdmos，其特征在于，包括：

2.如权利要求1所述的一种抑制漏极电压过冲的碳化硅vdmos，其特征在于，所述漏电...

【专利技术属性】
技术研发人员：李昀佶，张长沙，陈彤，张瑜洁，
申请(专利权)人：泰科天润半导体科技北京有限公司，
类型：新型
国别省市：