一种基于芯片电容的堆叠装置制造方法及图纸

一种基于芯片电容的堆叠装置，该装置包括由芯片电容堆叠垂直互联形成的功能电路，所述功能电路再通过键合工艺与外部电路连接。本装置通过配置芯片电容、电阻和裸芯片，通过叠层手段将芯片电容、芯片电阻及半导体芯片进行垂直连接，再通过键合的方式形成最小化装置，将传统的平面结构变成为立体结构，大幅缩小了装置体积，同时减小了因平面结构带来的分布电感和杂散电容，具有更好的性能和更小的尺寸。

【技术实现步骤摘要】

本专利技术涉及一种基于芯片电容的堆叠装置。

技术介绍

1、随着半导体技术及封装技术不断发展，电子产品尺寸越来越小，但是由于电容在半导体中受限于工艺和介质材料，难以通过半导体技术直接集成，因此在电路应用中普遍采用瓷介电容以减小产品体积，虽然瓷介电容尺寸从0402减小到0201，并且还在继续减小，但是由于其工艺造成了无法采用叠层技术进行不同容值电容与电阻及芯片的垂直互联，无法进一步缩小产品尺寸。

技术实现思路

1、本专利技术在此的目的在于提供一种基于芯片电容的堆叠装置，该装置能够减小了因平面结构带来的分布电感和杂散电容，及实现装置的最小化。

2、为实现本专利技术目的，在此提供的堆叠装置该装置包括由芯片电容堆叠垂直互联形成的功能电路，所述功能电路再通过键合工艺与外部电路连接。

3、在一些实施方式中，本装置还包括与所述芯片电容堆叠垂直互联形成功能的芯片电阻和半导体芯片，所述芯片电阻的背面为绝缘面，连接端形成于正面，所述半导体芯片为裸芯片。

4、在一些实施方式中，本装置采用粘接或焊接本文档来自技高网...

【技术保护点】

1.一种基于芯片电容的堆叠装置，其特征在于，该装置包括由芯片电容堆叠垂直互联形成的功能电路，所述功能电路再通过键合工艺与外部电路连接。

2.根据权利要求1所述的基于芯片电容的堆叠装置，其特征在于，还包括与所述芯片电容堆叠垂直互联形成功能的芯片电阻和半导体芯片，所述芯片电阻的背面为绝缘面，连接端形成于正面，所述半导体芯片为裸芯片。

3.根据权利要求2所述的基于芯片电容的堆叠装置，其特征在于，采用粘接或焊接工艺将所述芯片电容之间、所述芯片电阻之间、所述半导体芯片之间、所述芯片电容和所述芯片电阻之间、所述芯片电容和所述半导体芯片之间、或所述芯片电阻与所述半导体芯片之间进...

【技术特征摘要】

1.一种基于芯片电容的堆叠装置，其特征在于，该装置包括由芯片电容堆叠垂直互联形成的功能电路，所述功能电路再通过键合工艺与外部电路连接。

2.根据权利要求1所述的基于芯片电容的堆叠装置，其特征在于，还包括与所述芯片电容堆叠垂直互联形成功能的芯片电阻和半导体芯片，所述芯片电阻的背面为绝缘面，连接...

【专利技术属性】
技术研发人员：闫军政，张路非，倪琳，夏念，陈佳砚，刘理想，张超群，
申请(专利权)人：贵州振华群英电器有限公司国营第八九一厂，
类型：发明
国别省市：