【技术实现步骤摘要】
本专利技术大体上涉及计算机处理器的领域。更具体而言,本专利技术涉及用于处理器踪迹触发追踪(processor trace trigger tracing)的方法和装置。
技术介绍
1、指令集,或者说指令集体系结构(instruction set architecture,isa),是与编程有关的计算机体系结构的一部分,包括原生数据类型、指令、寄存器体系结构、寻址模式、存储器体系结构、中断和异常处置、以及外部输入和输出(i/o)。应当注意,术语“指令”在本文中一般指的是宏指令——即被提供到处理器以便执行的指令——而不是微指令或微操作——这是处理器的解码器对宏指令进行解码的结果。微指令或微操作可被配置为指示处理器上的执行单元执行操作,以实现与宏指令相关联的逻辑。
2、isa与微体系结构是有区别的,微体系结构是用于实现指令集的处理器设计技术的集合。具有不同的微体系结构的处理器可以共享共同的指令集。例如,英特尔奔腾4处理器、英特尔酷睿tm处理器和来自加州桑尼维尔的超微半导体公司的处理器实现了x86指令集的几乎相同的版本(带有随着较新
...【技术保护点】
1.一种处理器,包括:
2.如权利要求1所述的处理器,其中,所述配置比特包括:多个触发输入选择比特,用来指示出要针对其执行触发动作的触发事件;以及多个触发动作比特,用来指示出响应于相应的触发事件而要执行的动作。
3.如权利要求1或2所述的处理器,其中,所述触发单元将指示出特定知识产权(IP)块、功能单元或一组功能单元的属性信息与特定类型的触发事件相关联。
4.如权利要求3所述的处理器,其中,所述触发单元生成触发封包,该触发封包包含对至少一个触发事件的指示并且在适用时包含所述属性信息,所述触发单元将所述触发封包发送到所述处理器踪迹电路
5....
【技术特征摘要】
1.一种处理器,包括:
2.如权利要求1所述的处理器,其中,所述配置比特包括:多个触发输入选择比特,用来指示出要针对其执行触发动作的触发事件;以及多个触发动作比特,用来指示出响应于相应的触发事件而要执行的动作。
3.如权利要求1或2所述的处理器,其中,所述触发单元将指示出特定知识产权(ip)块、功能单元或一组功能单元的属性信息与特定类型的触发事件相关联。
4.如权利要求3所述的处理器,其中,所述触发单元生成触发封包,该触发封包包含对至少一个触发事件的指示并且在适用时包含所述属性信息,所述触发单元将所述触发封包发送到所述处理器踪迹电路。
5.如权利要求2至4中的任一项所述的处理器,其中,在接收到第一触发事件时,所述触发单元基于所述多个触发动作比特中的一个或多个的值,向所述处理器踪迹电路发送指示出踪迹暂停动作或踪迹恢复动作的消息,其中,所述处理器踪迹电路作为响应暂停或恢复所述踪迹操作。
6.如权利要求1至5中的任一项所述的处理器,其中,所述调试单元还包括:
7.如权利要求6所述的处理器,其中,响应于所述多个比特值,微代码处置器确定所述触发事件是否要被发送到所述触发单元。
8.如权利要求1至7中的任一项所述的处理器,还包括:
9.一种方法,包括:
10.如权利要求9所述的方法,其中,所述配置比特包括:...
【专利技术属性】
技术研发人员:比曼·斯特朗,斯坦尼斯拉夫·布拉塔诺夫,马库斯·梅茨格,杰森·W·勃兰特,斯塔林塞尔瓦拉·杰亚辛格,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。