连续时间余差放大模数转换器制造技术

本发明专利技术公开一种连续时间余差放大模数转换器，应用于模数转换器领域，针对传统的余差放大ADC，在第一级量化完成后，需要一段额外的时间用于余差信号的放大和第二级采样；为保证ADC的精度，在这段时间内，余差放大器的建立误差必须衰减到足够低的水平，这就需要足够长的建立时间和足够高的放大器带宽；前者会降低ADC的工作速度，后者会显著增加放大器的功耗；本发明专利技术提出一种不需要后级采样的连续时间余差放大ADC；和传统余差放大ADC相比，本发明专利技术后级在没有采样的情况下，余差放大和后级ADC量化同时进行，因此极大地提高了多级ADC的速度。

【技术实现步骤摘要】

本专利技术属于集成电路设计领域，特别涉及一种模数转换器。

技术介绍

1、模数转换器(analog-to-digital converter,adc)实现模拟信号到数字信号的转换，是模拟系统与数字系统接口的关键部件，在消费电子、工业电子等应用中有着重要的作用。

2、逐次逼近寄存器型(successive approximation register,sar)adc具有结构简单、功耗低、易于与其他结构相结合的特点。sar adc仅由三部分构成，分别是电容阵列、量化器与数字逻辑。它的工作模型如图1所示。理想情况下，sar adc的输出等于输入信号，即dout＝vin。但是实际应用中sar adc的性能受各种非理想因素影响，如噪声、失调电压、量化误差等。考虑这些非理想因素，公式表达为：

3、dout＝vin+vos+vn+q

4、其中dout为数字输出信号，vin为模拟输入信号，vos为失调电压，vn为噪声，q为量化误差。

5、随着现代电子发展，单级sar adc已经不能满足现代高速高精度应用的需求。多级adc架构能本文档来自技高网...

【技术保护点】

1.连续时间余差放大模数转换器，其特征在于，包括：第一ADC、第二ADC、第一余差放大器、对齐与重组模块；第一ADC的输入为Vin，第一ADC的输出作为第一余差放大器的其中一个输入，第一余差放大器的另一个输入为直流共模电压，余差放大器的输出作为第二ADC的输入；第一ADC的输出与第二ADC的输出一起输入对齐与重组模块，从而得到模数转换器的输出。

2.根据权利要求1所述的连续时间余差放大模数转换器，其特征在于，第一ADC包括：第一DAC单元、第一比较器、第一数字逻辑单元，第一DAC的输入为第一数字逻辑单元的输出，Vin与第一DAC的输出作差得到的结果作为第一比较器、第一余差放大...

【技术特征摘要】

1.连续时间余差放大模数转换器，其特征在于，包括：第一adc、第二adc、第一余差放大器、对齐与重组模块；第一adc的输入为vin，第一adc的输出作为第一余差放大器的其中一个输入，第一余差放大器的另一个输入为直流共模电压，余差放大器的输出作为第二adc的输入；第一adc的输出与第二adc的输出一起输入对齐与重组模块，从而得到模数转换器的输出。

2.根据权利要求1所述的连续时间余差放大模数转换器，其特征在于，第一adc包括：第一dac单元、第一比较器、第一数字逻辑单元，第一dac的输入为第一数字逻辑单元的输出，vin与第一dac的输出作差得到的结果作为第一比较器、第一余差放大器各自的一个输入，第一比较器、第一余差放大器各自的另一个输入为直流共模电压；第一比较器的输出为第一数字逻辑单元的输入，第一数字逻辑单元的输出还作为对齐与重组单元的一个输入。

3.根据权利要求2所述的连续时间余差放大模数转换器，其特征在于，第二adc包括：第二dac单元、第二比较器、第二数字逻辑单元，第二dac的输入为第二数字逻辑单元的输出，余差放大器的输出与第二dac的输出作差得到的结果作为第二比较器的一个输入，第二比较器的另一个输入为直流共模电压；第二比较器的输出为第二数字逻辑单元的输入，第二数字逻辑单元的输出还作为对齐与重组单元的另一个输入。

4.根据权利要求3所述的连续时间余差放大模数转换器，其特征在于，所述第二dac单元采用电阻阵列，还包括一个串联于第一余差放大器与该采用电阻阵列的第二dac单元之间的电阻。

5.根据权利要求3所述的连续时间余差放大模数转换器，其特征在于，所述第二dac单元采用电容阵列，还包括一个串联于第一余差放大器与该采用电容阵列的第二dac单元之间的电容。

6.连续时间余差放大模数转换器，其特征在于，包括：第三adc、第四adc、第二余差放大器、第二对齐与重组模块；第一adc包括两个输入，分别记为vin、vip，第一adc的...

【专利技术属性】
技术研发人员：刘佳欣，邹兴帅，陈绍娟，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：