集成异质结二极管的碳化硅MOSFET及其制作方法技术

技术编号:43833600 阅读:31 留言:0更新日期:2024-12-31 18:32
本发明专利技术公开了集成异质结二极管的碳化硅MOSFET,包括从下至上依次设置的漏极金属层、碳化硅N型掺杂衬底、碳化硅N型外延区、碳化硅N型电流扩展层,碳化硅N型电流扩展层中间内嵌有碳化硅P型埋层,碳化硅N型电流扩展层的两端分别设有沟槽栅极氧化层,每个沟槽栅极氧化层的底部设有碳化硅P型屏蔽层,碳化硅N型电流扩展层的上侧两端分别设有碳化硅P型基区,每个碳化硅P型基区的上方同时设有碳化硅N型源区和碳化硅P型源区,碳化硅N型电流扩展层的顶部中心处设有异质结多晶硅区。本发明专利技术还公开了集成异质结二极管的碳化硅MOSFET的制作方法,该器件具有较低的反向开启电压,提高了器件的静态品质因子以及短路可靠性。

【技术实现步骤摘要】

本专利技术属于功率半导体器件,涉及集成异质结二极管的碳化硅mosfet;本专利技术还涉及集成异质结二极管的碳化硅mosfet的制作方法。


技术介绍

1、碳化硅mosfet在高压大功率领域得到广泛应用,例如光伏逆变器、风力逆变器、工业高功率电源、高压直流输电(hvdc)和电动汽车等场景。沟槽型mosfet在沟槽底部和拐角处引入了额外的电场,这可能对器件的性能和可靠性产生负面影响。针对这一问题,目前主要商用器件结构是沟槽底部引入p+屏蔽层的c-tmos。该结构为了保护栅氧化层底部,降低栅氧化层电场,引入了p+屏蔽层,虽然在一定程度上降低了栅氧化层电场,但是在很大程度上增加了器件的导通电阻。

2、另一方面碳化硅mosfet工作在电力电子系统中通常需要反并联二极管进行续流,但在电路端,外接反并联二极管一方面增加了系统的成本和整体体积。另一方面还会引入杂散电感,导致电磁干扰(emi)问题并且会产生电压尖峰,从而影响器件的高频开关性能和系统可靠性。理论上碳化硅mosfet可以利用自身体二极管进行续流,但由于sic材料宽禁带的特点使得碳化硅mosfet体二极本文档来自技高网...

【技术保护点】

1.集成异质结二极管的碳化硅MOSFET,其特征在于:包括从下至上依次设置的漏极金属层(14)、碳化硅N型掺杂衬底(1)、碳化硅N型外延区(2)、碳化硅N型电流扩展层(3),碳化硅N型电流扩展层(3)中间内嵌有碳化硅P型埋层(4),碳化硅N型电流扩展层(3)的两端分别设有沟槽栅极氧化层(9),每个沟槽栅极氧化层(9)的底部设有碳化硅P型屏蔽层(5),碳化硅N型电流扩展层(3)的上侧两端分别设有碳化硅P型基区(6),每个碳化硅P型基区(6)的上方同时设有碳化硅N型源区(8)和碳化硅P型源区(7),碳化硅N型电流扩展层(3)的顶部中心处设有异质结多晶硅区(10)。

2.根据权利要...

【技术特征摘要】

1.集成异质结二极管的碳化硅mosfet,其特征在于:包括从下至上依次设置的漏极金属层(14)、碳化硅n型掺杂衬底(1)、碳化硅n型外延区(2)、碳化硅n型电流扩展层(3),碳化硅n型电流扩展层(3)中间内嵌有碳化硅p型埋层(4),碳化硅n型电流扩展层(3)的两端分别设有沟槽栅极氧化层(9),每个沟槽栅极氧化层(9)的底部设有碳化硅p型屏蔽层(5),碳化硅n型电流扩展层(3)的上侧两端分别设有碳化硅p型基区(6),每个碳化硅p型基区(6)的上方同时设有碳化硅n型源区(8)和碳化硅p型源区(7),碳化硅n型电流扩展层(3)的顶部中心处设有异质结多晶硅区(10)。

2.根据权利要求1所述的集成异质结二极管的碳化硅mosfet,其特征在于:每个所述碳化硅p型基区(6)的外侧设有沟槽栅极氧化层(9),每个沟槽栅极氧化层(9)内填充有沟槽栅极n型多晶硅(11)。

3.根据权利要求2所述的集成异质结二极管的碳化硅mosfet,其特征在于:每个所述沟槽栅极n型多晶硅(11)的上方设有栅极金属层(12)。

4.根据权利要求3所述的集成异质结二极管的碳化硅mosfet,其特征在于:所述碳化硅n型源区(8)、碳化硅p型源区(7)、栅极金属层(12)及异质结多晶硅区(10)的上方设有源极金属层(13)。

5.根据权利要求4所述...

【专利技术属性】
技术研发人员:刘静曹晓波高博
申请(专利权)人:西安理工大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1