静电放电半导体器件及其制造方法技术

本申请公开了一种静电放电半导体器件及其制造方法，静电放电半导体器件包括：衬底；外延层；第一掺杂类型的第一阱区，从外延层表面延伸至衬底表面；具有第二掺杂类型的第二阱区和第三阱区，分别位于第一阱区两侧；具有第二掺杂类型的第四阱区，位于第一阱区中且与衬底隔开；具有第一掺杂类型的第五阱区和第六阱区，对称分布于第四阱区两侧；第一注入区和第二注入区，间隔分布在各个阱区内，分别具有第一掺杂类型和第二掺杂类型，第二阱区和第三阱区内的第二注入区连接至阴极，第四阱区内的第一注入区和第二注入区连接至阳极。该静电放电半导体器件通过浮空的第五阱区和第六阱区调节阱区之间的雪崩击穿电压和器件的触发电压，提升静电防护能力。

【技术实现步骤摘要】

本专利技术涉及半导体，具体地，涉及一种静电放电半导体器件及其制造方法。

技术介绍

1、esd(electro-static discharge，静电放电)是一种客观存在的自然现象，伴随着产品的整个周期。esd不易被人体感知，却会对集成电路产品造成严重威胁。在芯片的制造、封装、测试到应用阶段，其外部环境和内部结构都会积累一定的电荷，会随时受到静电的威胁。因此，在芯片设计中需要在各个引脚放置esd防护器件。经常会使用ldmos(laterally-diffused metal-oxide semiconductor，横向扩散金属氧化物半导体)或scr(siliconcontrolled rectifier，可控硅)结构作为esd防护器件。

2、图1示出现有技术的可控硅静电防护半导体器件的截面示意图，图2示出对应于图1的scr结构的电路结构示意图。如图1和图2所示，scr结构的静电防护器件包括p型衬底10、位于衬底10上部的n型阱区30和p型阱区20，在n型阱区30中形成有p+注入区14和n+注入区13，在p型阱区20中形成有p+注入区12和n+注入本文档来自技高网...

【技术保护点】

1.一种静电放电半导体器件，包括：

2.根据权利要求1所述的静电放电半导体器件，其中，所述第五阱区和第六阱区与所述第四阱区之间的雪崩击穿电压和所述静电放电半导体器件的触发电压随所述第五阱区和第六阱区与所述第四阱区之间隔开的距离缩短而减小。

3.根据权利要求1所述的静电放电半导体器件，其中，所述静电放电半导体器件在工作时，由所述第四阱区内的所述第一注入区、所述第四阱区、所述第一阱区、所述第五阱区和所述第六阱区、所述第二阱区和第三阱区以及所述第二阱区和所述第三阱区中的所述第二注入区组成的可控硅结构导通以形成从阳极到阴极之间的第一电流泄放路径。>

4.根据权利...

【技术特征摘要】

1.一种静电放电半导体器件，包括：

2.根据权利要求1所述的静电放电半导体器件，其中，所述第五阱区和第六阱区与所述第四阱区之间的雪崩击穿电压和所述静电放电半导体器件的触发电压随所述第五阱区和第六阱区与所述第四阱区之间隔开的距离缩短而减小。

3.根据权利要求1所述的静电放电半导体器件，其中，所述静电放电半导体器件在工作时，由所述第四阱区内的所述第一注入区、所述第四阱区、所述第一阱区、所述第五阱区和所述第六阱区、所述第二阱区和第三阱区以及所述第二阱区和所述第三阱区中的所述第二注入区组成的可控硅结构导通以形成从阳极到阴极之间的第一电流泄放路径。

4.根据权利要求3所述的静电放电半导体器件，还包括：

5.根据权利要求4所述的静电放电半导体器件，其中，所述静电放电半导体器件在工作时，由所述第四阱区内的所述第一注入区、所述第四阱区、所述第一阱区、所述埋层、所述第二阱区和第三阱区以及所述第二阱区和所述第三阱区中的所述第二注入区组成的可控硅结构...

【专利技术属性】
技术研发人员：邓志勤，
申请(专利权)人：杰华特微电子股份有限公司，
类型：发明
国别省市：