【技术实现步骤摘要】
本专利技术有关于快闪存储器，尤指一种存取快闪存储器模块的方法及相关的快闪存储器控制器与电子装置。
技术介绍
1、随着低密度奇偶检查码(low-density parity-check code，ldpc)的发展，快闪存储器控制器中的错误更正码(error correction code，ecc)电路可以对具有更高位元错误量/位元错误率的数据进行错误更正，以成功地对数据进行解码操作。然而，虽然错误更正码电路的解码能力提升了，但是当位元错误量/位元错误率高于一临界值时，错误更正码电路的处理速度会大幅下降，例如降低到约每秒20百万位元组(20mb/s)，因而严重影响到系统效能。
2、为了解决上述位元错误量/位元错误率过高而导致系统效能下降或是甚至无法成功解码的问题，快闪存储器控制器会根据多个读取重试表(read retry table)以使用不同的读取电压来读取快闪存储器模块，以得到适合的数据(亦即，可以成功解码的数据或是具有较低位元错误量/位元错误率的数据)。在先前技术的操作中，当快闪存储器控制器使用一预设读取重试表来读取快闪存...
【技术保护点】
1.一种快闪存储器控制器，其中该快闪存储器控制器用来存取一快闪存储器模块，且该快闪存储器控制器包含有：
2.如权利要求1的所述的快闪存储器控制器，其特征在于，该微处理器将该多个读取重试表分类为该第一群组、该第二群组及一第三群组，以建立该分类排序表，其中该第三群组包含了的前被使用来读取该快闪存储器模块后所得到的的读取数据无法被该解码器成功解码的读取重试表，且在该解码器的解码过程中所产生的该征状或是该征状权重符合一第二条件。
3.如权利要求2的所述的快闪存储器控制器，其特征在于，该第二群组包含了的前被使用来读取该快闪存储器模块后所得到的的读取数据无...
【技术特征摘要】
1.一种快闪存储器控制器，其中该快闪存储器控制器用来存取一快闪存储器模块，且该快闪存储器控制器包含有：
2.如权利要求1的所述的快闪存储器控制器，其特征在于，该微处理器将该多个读取重试表分类为该第一群组、该第二群组及一第三群组，以建立该分类排序表，其中该第三群组包含了的前被使用来读取该快闪存储器模块后所得到的的读取数据无法被该解码器成功解码的读取重试表，且在该解码器的解码过程中所产生的该征状或是该征状权重符合一第二条件。
3.如权利要求2的所述的快闪存储器控制器，其特征在于，该第二群组包含了的前被使用来读取该快闪存储器模块后所得到的的读取数据无法被该解码器成功解码的读取重试表，且在该解码器的解码过程中所产生的该征状权重低于一临界值；以及该第三群组包含了的前被使用来读取该快闪存储器模块后所得到的的读取数据无法被该解码器成功解码的读取重试表，且在该解码器的解码过程中所产生的该征状权重不低于该临界值。
4.如权利要求2的所述的快闪存储器控制器，其特征在于，当该解码器无法对该第二读取数据成功解码，且该第一群组内的所有读取重试表都已经被使用过来读取该快闪存储器模块的的该区块的该数据页，则该微处理器优先自该第二群组中选择一第三读取重试表来读取该快闪存储器模块的的该区块的该数据页以产生一第三读取数据，以供该解码器进行解码。
5.如权利要求4的所述的快闪存储器控制器，其特征在于，当该解码器对该第三读取数据成功解码，则该微处理器将该第三读取重试表由该第二群组搬移至该第一群组，且该微处理器继续使用该第三读取重试表来读取该快闪存储器模块的的该区块的下一个数据页。
6.如权利要求4的所述的快闪存储器控制器，其特征在于，当该解码器无法对该第三读取数据成功解码，且该第二群组内的所有读取重试表都已经被使用过来读取该快闪存储器模块的的该区块的该数据页，则该微处理器才会自该第三群组中选择一第四读取重试表来读取该快闪存储器模块的的该区块的该数据页以产生一第四读取数据，以供该解码器进行解码。
7.如权利要求6的所述的快闪存储器控制器，其特征在于，当该解码器对该第四读取数据成功解码，则该微处理器将该第四读取重试表由该第三群组搬移至该第一群组，且该微处理器继续使...
【专利技术属性】
技术研发人员：杨宗杰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。