基于层次化的时钟树建模方法、装置、设备及存储介质制造方法及图纸

本申请公开基于层次化的时钟树建模方法、装置、设备及存储介质，涉及网表文件领域。获取网表文件，从顶层模块开始逐层向内遍历所有实例，确定所有自定义模块和设置待处理模块；将顶层模块设置的树形节点作为待处理节点，遍历其下所有树形接线和树形端口；依次遍历所有设置的待处理节点，遍历所有树形接线和树形端口，逐层确定所有子节点；基于确定的待处理节点创建出树形节点表、接线表、端口表，根据信号路径建立接线链路表；基于建立的表，沿时钟顶层入口，根据层次化结构进行时钟建模。利用该设计方法采样时钟，采样信号保留了原网表的层次结构，调试时插入探针可以快速的找到采样时钟和采样信号，减少查找的时间，提高工作效率。

【技术实现步骤摘要】

本申请实施例涉及网表文件领域，特别涉及一种基于层次化的时钟树建模方法、装置、设备及存储介质。

技术介绍

1、近年来集成电路规模越来越大，几十亿、乃至百亿门的大规模数字电路的应用将会越来越多，相应的辅助验证需求也将日益普遍。随着用户的dut复杂度越来越大，软件仿真耗时激增，硬件在线插入探针对信号进行采样的需求越来越明显。探针需要插入到采样信号的net，同时需要连接采样时钟来触发已采到的采样信号的输出。所以用户想要采样自己感兴趣的信号，还需要找到驱动采样信号输出的时钟节点。为了找到这些时钟节点，就需要对时钟树进行建模。

2、在相关技术中，时钟树建模是基于打平的结构进行建模，打平结构不关注层级结构，忽略掉自定义模块，只关注fpga原语，将fpga原语放在同一层，通常放在顶层模块下。这样丢失层次结构会带来3个问题，1是采样信号net（节点）的位置会发生变化；2是自定义模块中的net被删除；3是不同模块下同名net冲突。这3个问题带来了时钟树结构和网表结构差异，这些差异让查找采样信号和采样时钟变的非常困难，繁琐耗时。

3、打平结构变化带来的问本文档来自技高网...

【技术保护点】

1.一种基于层次化的时钟树建模方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述根据遍历的实例类型确定自定义模块，包括：

3.根据权利要求2所述的方法，其特征在于，构建所述TreeNode表包括：

4.根据权利要求3所述的方法，其特征在于，构建所述TreeNet表包括：

5.根据权利要求4所述的方法，其特征在于，构建所述TreePort表包括：

6.根据权利要求5所述的方法，其特征在于，所述方法还包括建立NetChain的层次结构，包括：

7.根据权利要求6所述的方法，其特征在于，所述沿...

【技术特征摘要】

1.一种基于层次化的时钟树建模方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述根据遍历的实例类型确定自定义模块，包括：

3.根据权利要求2所述的方法，其特征在于，构建所述treenode表包括：

4.根据权利要求3所述的方法，其特征在于，构建所述treenet表包括：

5.根据权利要求4所述的方法，其特征在于，构建所述treeport表包括：

6.根据权利要求5所述的方法，其特征在于，所述方法还包括建立netchain的层次结构，包括：

7.根据权利要求6所述的方法，其特征在于，所述沿着时钟顶层入口，根据层次化结构进行...

【专利技术属性】
技术研发人员：熊风，周斌，闫宇暾，沈坚，李云江，
申请(专利权)人：无锡亚科鸿禹电子有限公司，
类型：发明
国别省市：