一种输入电容调整方法、屏蔽栅结构及芯片技术

本发明专利技术属于半导体工艺技术领域，尤其涉及一种输入电容调整方法、屏蔽栅结构及芯片：通过第三介质层（311）的构造引入特殊材料并实现回刻过程的选择性，进而构造由栅氧结构（304）与第一屏蔽栅多晶硅（303）形成的倒品字形屏蔽栅结构，该结构减少了两层多晶硅之间的交叠电容；无须经过氧化热过程，其工艺亦不受多晶硅宽度的限制，可有效改善相关器件、芯片的输入电容特性。

【技术实现步骤摘要】

本专利技术属于半导体工艺，尤其涉及一种输入电容调整方法、屏蔽栅结构及芯片。

技术介绍

1、 采用屏蔽删的相关技术中，常规结构器件的栅源极电容（gate sourcecapacity）cgs较高；考虑到cgs由如图1所示的第一栅源极电容（101）cgs1和第二栅源极电容（102）cgs2并联得到；亦即：cgs=cgs1//cgs2=cgs1+cgs2，可通过减小第一栅源极电容（101）cgs1和/或第二栅源极电容（102）cgs2来实现。

2、如图2所示，给出了相关技术中采用细多晶硅条氧化的方式来减少cgs2的器件结构；但需要引入氧化热过程，且其工艺受到第一多晶硅宽度的限制，未能取得满意的效果。

技术实现思路

1、本专利技术公开了一种输入电容调整方法，于第三介质层构造步骤、第四选择性刻蚀步骤形成特定的结构；其中，第三介质层构造步骤于第一屏蔽栅多晶硅上方/外层淀积第三介质层，并于第四选择性刻蚀步骤保留第一屏蔽栅多晶硅上方/外层的第三介质层，再回刻第一屏蔽栅介质层以形成选择性回刻槽结构。

2本文档来自技高网...

【技术保护点】

1.一种输入电容调整方法，其特征在于包括：第三介质层构造步骤（930）、第四选择性刻蚀步骤（940）；所述第三介质层构造步骤（930）于第一屏蔽栅多晶硅（303）上方/外层淀积第三介质层（311），并于所述第四选择性刻蚀步骤（940）保留所述第一屏蔽栅多晶硅（303）上方/外层的所述第三介质层（311），回刻第一屏蔽栅介质层（302）形成选择性回刻槽结构（555）；其中，于第一沟槽刻蚀步骤（910）构造有侧壁之所述第一屏蔽栅介质层（302）及所述第一屏蔽栅介质层（302）上方/外层的所述第一屏蔽栅多晶硅（303），于第二多晶硅回刻步骤（920）构造有回刻槽结构（444）用于淀积所述第三介...

【技术特征摘要】

1.一种输入电容调整方法，其特征在于包括：第三介质层构造步骤（930）、第四选择性刻蚀步骤（940）；所述第三介质层构造步骤（930）于第一屏蔽栅多晶硅（303）上方/外层淀积第三介质层（311），并于所述第四选择性刻蚀步骤（940）保留所述第一屏蔽栅多晶硅（303）上方/外层的所述第三介质层（311），回刻第一屏蔽栅介质层（302）形成选择性回刻槽结构（555）；其中，于第一沟槽刻蚀步骤（910）构造有侧壁之所述第一屏蔽栅介质层（302）及所述第一屏蔽栅介质层（302）上方/外层的所述第一屏蔽栅多晶硅（303），于第二多晶硅回刻步骤（920）构造有回刻槽结构（444）用于淀积所述第三介质层（311）。

2.如权利要求1所述的输入电容调整方法，其中：所述第四选择性刻蚀步骤（940）中，所述第一屏蔽栅介质层（302）的刻蚀速度高于所述第三介质层（311）的刻蚀速度；所述第二多晶硅回刻步骤（920）中，回刻所述第一屏蔽栅多晶硅（303）使其外缘/顶部介于所述回刻槽结构（444）槽底与槽顶之间预设的高度。

3.如权利要求1或2所述的输入电容调整方法，还包括第五栅氧成型步骤（950）；所述第五栅氧成型步骤（950）淀积多晶硅并回刻形成栅氧结构（304）。

4.如权利要求3所述的输入电容调整方法，其中：所述栅氧结构（304）与所述第一屏蔽栅多晶硅（303）剖面呈倒品字结构；调整所述栅氧结构（304）与所述第一屏蔽栅多晶硅（303）之间的距离和/或空间位置关系以调整目标电容的分布参数。

5.如权利要求1、2或4中任一项所述的输入电容调整方法，还包括第六器件成型步骤（960）；所述第六器件成型步骤（960）构造预设芯片（800）的阱区域（305）、源区域（306）、阱接触区域（309）并进行金属化以形成预设电路和/或图形。

6.如权利要求5所述的输入电容调整方法，其中：所述金属化过程形成有正面金属层（308）和/或背面金属层（310）。

7.一种屏蔽栅结构，包括栅氧结构（304）与第一屏蔽栅多晶硅（303）复合结构；...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：