本申请实施例提供了一种芯片封装结构，包括芯粒封装单元，以及连接于芯粒封装单元的十二个存储器；芯粒封装单元内包括一或两个主芯粒行，每一主芯粒行包括短边相邻的第一主芯粒和第二主芯粒；十二个存储器平均分布于芯粒封装单元长边方向的两侧，并沿行方向列队排布，或，十二个存储器中的一部分分布于芯粒封装单元长边方向的一侧或两侧，并沿列方向列队排布，另一部分分布于芯粒封装单元短边方向的一侧或两侧，并沿列方向列队排布。通过应用该芯片封装结构，能够实现大容量、高带宽的数据交换。
【技术实现步骤摘要】
本申请涉及半导体，特别是涉及芯片封装结构。
技术介绍
1、伴随着集成电路工艺制程的不断降低以及集成度的不断提高，芯片制造已经逼近物理极限。单纯依靠缩小晶体管尺寸来进一步提高芯片性能的空间逐渐变小，同时也会导致制备成本与复杂度的快速提高。并且，随着芯片散热、传输带宽、制造良率等多种因素影响，单颗芯片的性能提升已然受到限制。
2、在芯片制造摩尔定律在逐渐失效的同时，芯粒技术（chiplet）逐渐成为后摩尔时代最具有前景的
芯粒技术是一种集成电路设计和制造的方法，将soc（system onchip，片上系统）芯片内各模块功能拆分出来，成为多个较小的独立单元，这些单元即被称为芯粒。每个芯粒可以包含特定的功能块、处理器核心、内存单元或其他组件。芯粒之间通过高密度互连封装达到或者超过现有的soc的性能。
3、芯粒技术的核心思想是将大型集成电路拆分成更小、更模块化的部分，以便更灵活地设计、制造和组装芯片。突破了单芯片光刻面积的瓶颈，减少对先进工艺制程的依赖。提高芯片的性能并降低制造成本。
4、随着gpu（graphics processing unit，图形处理器）等高性能芯片的功能越来越强大，芯片需要更快地从内存中访问数据，以缩短应用处理时间。例如，ai（artificialintelligence，人工智能）和视觉领域对内存容量、计算能力及带宽性能都有极高的要求。因此，如何提升芯片封装结构的带宽及内存容量成了芯粒技术面临的关键性问题。
技术实现思路
<
p>1、本申请实施例的目的在于提供一种芯片封装结构，以实现大容量、高带宽的数据交换。具体技术方案如下：2、本申请提供了一种芯片封装结构，包括：芯粒封装单元，以及连接于所述芯粒封装单元的十二个存储器；
3、所述芯粒封装单元内包括一或两个主芯粒行，每一所述主芯粒行包括短边相邻的第一主芯粒和第二主芯粒；
4、所述十二个存储器平均分布于所述芯粒封装单元长边方向的两侧，并沿行方向列队排布，或，所述十二个存储器中的一部分分布于所述芯粒封装单元长边方向的一侧或两侧，并沿列方向列队排布，另一部分分布于所述芯粒封装单元短边方向的一侧或两侧，并沿列方向列队排布。
5、可选的，当所述芯粒封装单元内包括一个主芯粒行，所述十二个存储器采用如下任一方式排布：
6、所述十二个存储器平均分布于所述芯粒封装单元长边方向的两侧；
7、所述十二个存储器中的八个存储器平均分布于所述芯粒封装单元长边方向的两侧，另外四个存储器平均分布于所述芯粒封装单元短边方向的两侧；所述八个存储器中的四个平均分布于所述第一主芯粒的两侧，另外四个对称分别于所述第二主芯粒的两侧。
8、可选的，当所述芯粒封装单元内包括两个主芯粒行，所述十二个存储器采用如下任一方式排布：
9、所述十二个存储器平均分布于所述芯粒封装单元长边方向的两侧；
10、所述十二个存储器中的八个存储器平均分布于所述芯粒封装单元长边方向的两侧，另外四个存储器平均分布于所述芯粒封装单元短边方向的两侧；位于所述芯粒封装单元长边方向的两侧的八个存储器中的四个平均分布于所述第一主芯粒的两侧，另外四个平均分布于所述第二主芯粒的两侧；
11、所述十二个存储器中的四个存储器平均分布于所述芯粒封装单元长边方向的两侧，另外八个存储器平均分布于所述芯粒封装单元短边方向的两侧；位于所述芯粒封装单元长边方向的两侧的四个存储器中的两个分别位于所述第一主芯粒的两侧，另外两个分别位于所述第二主芯粒的两侧。
12、可选的，当所述十二个存储器平均分布于所述芯粒封装单元长边方向的两侧，所述芯片封装结构内还包括：分别位于所述芯粒封装单元短边方向的两侧的第一输入输出芯粒和第二输入输出芯粒；
13、所述第一输入输出芯粒靠近所述第一主芯粒，与所述第一主芯粒连接，所述第二输入输出芯粒靠近所述第二主芯粒，与所述第二主芯粒连接。
14、可选的，所述芯片封装结构内还包括：横向互连型输入输出芯粒和/或纵向互连型输入输出芯粒；
15、所述横向互连型输入输出芯粒位于所述芯粒封装单元长边方向的一侧，与所述芯粒封装单元内行方向上的相邻两个主芯粒分别连接；
16、所述纵向互连型输入输出芯粒位于所述芯粒封装单元短边方向的一侧，与所述芯粒封装单元内列方向上的相邻两个主芯粒分别连接。
17、可选的，当分布于所述芯粒封装单元长边方向一侧的存储器的数量不大于四，所述横向互连型输入输出芯粒包括：位于所述芯粒封装单元长边方向该一侧的第三输入输出芯粒；
18、所述第三输入输出芯粒与位于所述芯粒封装单元长边方向该一侧的存储器呈一路行队列排布，且所述第三输入输出芯粒在行方向上的投影与所述第一主芯粒在行方向上的投影及所述第二主芯粒在行方向上的投影均存在重叠部分；所述第三输入输出芯粒与所述第一主芯粒和所述第二主芯粒分别连接。
19、可选的，当所述芯粒封装单元内包括两个主芯粒行，且分布于所述芯粒封装单元短边方向一侧的存储器的数量不大于二，所述纵向互连型输入输出芯粒包括：位于所述短边方向该一侧的第四输入输出芯粒；
20、所述第四输入输出芯粒与位于所述芯粒封装单元短边方向该一侧的存储器呈一路列队列排布，且所述第四输入输出芯粒在列方向上的投影与两个主芯粒行在列方向上的投影均存在重叠部分；且所述第四输入输出芯粒与两个主芯粒行中位于该一侧的主芯粒分别连接。
21、可选的，所述芯片封装结构内还包括非功能性芯粒，所述非功能性芯粒分布于所述芯粒封装单元周围的拐角处。
22、可选的，所述芯片封装结构内还包括基板和中介层；
23、所述中介层设置在所述基板上，所述芯粒封装单元与所述存储器设置在所述中介层远离所述基板的一侧，所述芯粒封装单元内的相邻主芯粒通过所述中介层互连。
24、可选的，所述存储器为hbm。
25、本申请实施例有益效果：
26、本申请实施例提供的芯片封装结构，对主芯粒与存储器之间组合排布方案进行了优化，在芯片封装结构内设置了一或两个主芯粒行，且每一主芯粒行包括短边相邻的第一主芯粒和第二主芯粒，从而在这一或两个主芯粒行周围设置存储器时，能够排布十二个存储器，提升芯片封装结构内可集成的存储器的数量，从而能够提升芯片封装结构总体的内容带宽与容量。
27、当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。
本文档来自技高网...
【技术保护点】
1.一种芯片封装结构，其特征在于，包括：芯粒封装单元，以及连接于所述芯粒封装单元的十二个存储器；
2.根据权利要求1所述的芯片封装结构，其特征在于，当所述芯粒封装单元内包括一个主芯粒行，所述十二个存储器采用如下任一方式排布：
3.根据权利要求1所述的芯片封装结构，其特征在于，当所述芯粒封装单元内包括两个主芯粒行，所述十二个存储器采用如下任一方式排布：
4.根据权利要求1所述的芯片封装结构，其特征在于，当所述十二个存储器平均分布于所述芯粒封装单元长边方向的两侧，所述芯片封装结构内还包括：分别位于所述芯粒封装单元短边方向的两侧的第一输入输出芯粒和第二输入输出芯粒；
5.根据权利要求1-3中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构内还包括：横向互连型输入输出芯粒和/或纵向互连型输入输出芯粒；
6.根据权利要求5所述的芯片封装结构，其特征在于，当分布于所述芯粒封装单元长边方向一侧的存储器的数量不大于四，所述横向互连型输入输出芯粒包括：位于所述芯粒封装单元长边方向该一侧的第三输入输出芯粒；
7.根据权利要求5所述的芯片封装结构，其特征在于，当所述芯粒封装单元内包括两个主芯粒行，且分布于所述芯粒封装单元短边方向一侧的存储器的数量不大于二，所述纵向互连型输入输出芯粒包括：位于所述短边方向该一侧的第四输入输出芯粒；
8.根据权利要求1-4中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构内还包括非功能性芯粒，所述非功能性芯粒分布于所述芯粒封装单元周围的拐角处。
9.根据权利要求1-4中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构内还包括基板和中介层；
10.根据权利要求1-4中任一项所述的芯片封装结构，其特征在于，所述存储器为高带宽存储器HBM。
...
【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：芯粒封装单元，以及连接于所述芯粒封装单元的十二个存储器；
2.根据权利要求1所述的芯片封装结构，其特征在于，当所述芯粒封装单元内包括一个主芯粒行，所述十二个存储器采用如下任一方式排布：
3.根据权利要求1所述的芯片封装结构，其特征在于，当所述芯粒封装单元内包括两个主芯粒行，所述十二个存储器采用如下任一方式排布：
4.根据权利要求1所述的芯片封装结构，其特征在于，当所述十二个存储器平均分布于所述芯粒封装单元长边方向的两侧，所述芯片封装结构内还包括：分别位于所述芯粒封装单元短边方向的两侧的第一输入输出芯粒和第二输入输出芯粒；
5.根据权利要求1-3中任一项所述的芯片封装结构，其特征在于，所述芯片封装结构内还包括：横向互连型输入输出芯粒和/或纵向互连型输入输出芯粒；
6.根据权利要求5所述的芯...
【专利技术属性】
技术研发人员：钟刘，张波，丁同浩，
申请(专利权)人：格创通信浙江有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。