半导体器件及其制备方法、电子设备技术

技术编号:43315216 阅读:21 留言:0更新日期:2024-11-15 20:16
本申请实施例提供一种半导体器件及其制备方法、电子设备,涉及半导体技术领域,用于提高埋入式电源轨与配电网络的连接良率,减小半导体器件的电阻。该半导体器件包括衬底、多个鳍、源极、漏极、外延接触、配电网络和埋入式电源轨。源极和漏极位于鳍上。外延接触与源极或漏极电连接。埋入式电源轨包括相连的第一掩埋部和第二掩埋部。在第二方向上,第二掩埋部靠近第一掩埋部的一端的尺寸,大于或等于第一掩埋部靠近第二掩埋部的一端的尺寸。上述半导体器件应用于电子设备中,以提高电子设备的性能。

【技术实现步骤摘要】

本申请涉及半导体,尤其涉及一种半导体器件及其制备方法、电子设备


技术介绍

1、为了满足持续不断的芯片微缩的需要,在器件间距非常紧密时,为了优化电源供电能力,提出了将电源移动至衬底中,形成埋入式电源轨(buried power rail,bpr)的方案,埋入式电源轨渗入衬底中,有效的释放了互联的布线资源。

2、背侧配电网(backside power delivery network,bspdn)半导体器件通过在晶片的第一侧提供包括有源晶体管、信号线和埋入式电源轨的集成电路,并在晶片的第二侧提供配电网络,将半导体器件中的信号线与配电网络分开,可以最小化走线,并允许缩小半导体器件的面积。同时与一般的配电网半导体器件相比,背侧配电网半导体器件还可以改善电流电阻压降(ir drop),提升半导体器件性能,降低功耗。

3、虽然具有较高深宽比(aspect ratio,ar)的埋入式电源轨可以降低半导体器件的电阻,但是所需的刻蚀工艺和金属填充工艺难度较大。一般的,埋入式电源轨会通过硅通孔(through silicon via,tsv)与配电本文档来自技高网...

【技术保护点】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,在所述第一方向上,所述第二掩埋部靠近所述第一掩埋部的一端的尺寸,小于或等于所述第一掩埋部靠近所述第二掩埋部的一端的尺寸。

3.根据权利要求1或2所述的半导体器件,其特征在于,所述第一掩埋部包括远离所述第二掩埋部的第一表面,所述第二掩埋部包括远离所述第一掩埋部的第二表面,所述第一表面的面积小于所述第二表面的面积。

4.根据权利要求3所述的半导体器件,其特征在于,在所述第二方向上,所述第二表面的尺寸大于所述第一表面的尺寸。

5.根据权利要求1~4中任一项所述...

【技术特征摘要】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,在所述第一方向上,所述第二掩埋部靠近所述第一掩埋部的一端的尺寸,小于或等于所述第一掩埋部靠近所述第二掩埋部的一端的尺寸。

3.根据权利要求1或2所述的半导体器件,其特征在于,所述第一掩埋部包括远离所述第二掩埋部的第一表面,所述第二掩埋部包括远离所述第一掩埋部的第二表面,所述第一表面的面积小于所述第二表面的面积。

4.根据权利要求3所述的半导体器件,其特征在于,在所述第二方向上,所述第二表面的尺寸大于所述第一表面的尺寸。

5.根据权利要求1~4中任一项所述的半导体器件,其特征在于,沿垂直于所述衬底且远离所述第一掩埋部的方向,所述第二掩埋部在所述第二方向上的尺寸逐渐增大;沿垂直于所述衬底且靠近所述第二掩埋部的方向,所述第一掩埋部在所述第二方向上的尺寸逐渐减小或保持不变。

6.根据权利要求1~5中任一项所述的半导体器件,其特征在于,在所述第一掩埋部与所述第二掩埋部的连接处,所述埋入式电源轨的在所述第二方向上相对的侧壁具有拐角。

7.根据权利要求1~6中任一项所述的半导体器件,其特征在于,所述第二掩埋部包括垂直于所述衬底且平行于所述第二方向的截面,所述截面呈梯形。

8.根据权利要求7所述的半导体器件...

【专利技术属性】
技术研发人员:洪中山
申请(专利权)人:华为技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1