用于非易失性存储器的灵活且可配置的位错误率降低制造技术

本申请涉及用于非易失性存储器的灵活且可配置的位错误率降低。改进的用于非易失性存储器的位错误校正可分多个阶段实现，从而提高改进能力。作为示例，一组数据的位错误校正可利用应用于该组数据的一个或多个副本(N)的逻辑或差分演算法来产生逻辑(或差分)输出。错误校正码(ECC)可应用于逻辑(或差分)输出以产生校正数据，该校正数据校正该组数据的位错误(如果有)，最多可达所选ECC的最大值。可选择演算法来解决非易失性存储器的测量的位错误率或二进制位状态之间的位错误率变化。

【技术实现步骤摘要】

本申请一般涉及用于控制非挥发性存储器的操作，并且作为一个说明性范例，涉及用于非挥发性存储器的可设定位错误减少。

技术介绍

1、电阻切换存储器代表了集成电路
内的最新创新。虽然大部分电阻切换存储器技术仍处于开发阶段，但电阻切换存储器的各种技术概念已经得到论证，并且处于一个或多个验证阶段，以证明或反驳相关的理论或技术。专利技术人相信，电阻切换存储器技术显示出令人信服的证据，显示其相对于半导体电子产业的竞争技术具有显著优势。

2、电阻切换存储器单元可以被配置为具有含可测量的不同电阻值的多个状态。例如，对于单位单元，电阻切换存储器单元可以被配置为存在于相对低电阻状态，或可选择地，存在于相对高电阻状态。多位单元可以具有各自电阻的附加状态，这些状态彼此不同且不同于相对低电阻状态和相对高电阻状态。电阻切换存储器单元的不同电阻状态可以与逻辑信息状态相关，从而促进数字储存操作。因此，许多这样的存储器单元的数组可以提供许多位的数字存储器存储。

3、可以响应于外部条件而导致电阻切换存储器进入一种或另一种电阻状态。因此，使用晶体管的说法，应用或去除外本文档来自技高网...

【技术保护点】

1.一种用于读取多个非易失性存储器胞的方法，其特征在于，包括：

2.如权利要求1所述的方法，其特征在于，还包括：

3.如权利要求2所述的方法，其特征在于，该逻辑运算是及-4按位逻辑运算，其将该逻辑结果确定为以下函数：AΛBΛCΛD。

4.如权利要求2所述的方法，其特征在于，该逻辑运算是及-3按位逻辑运算，其将该逻辑结果确定为以下函数：AΛBΛCΛD+AΛBΛC+AΛBΛD+AΛCΛD+BΛCΛD。

5.如权利要求1所述的方法，其特征在于，

6.如权利要求1所述的方法，其特征在于，

7.如权利要求1所述的方法，其特征在...

【技术特征摘要】

1.一种用于读取多个非易失性存储器胞的方法，其特征在于，包括：

2.如权利要求1所述的方法，其特征在于，还包括：

3.如权利要求2所述的方法，其特征在于，该逻辑运算是及-4按位逻辑运算，其将该逻辑结果确定为以下函数：aλbλcλd。

4.如权利要求2所述的方法，其特征在于，该逻辑运算是及-3按位逻辑运算，其将该逻辑结果确定为以下函数：aλbλcλd+aλbλc+aλbλd+aλcλd+bλcλd。

5.如权利要求1所述的方法，其特征在于，

6.如权利要求1所述的方法，其特征在于，

7.如权利要求1所述的方法，其特征在于，还包括：完成所述读取该数据值和该第二数据值之后，进行该按位逻辑运算，执行该错误校正码(ecc)演算法并校正该位错误：

8.如权利要求7所述的方法，其特征在于，还包括：

9.如权利要求1所述的方法，其特征在于，还包括：完成所述读取该多个非易失性存储器胞，在该另一时钟周期之后，从该第一组非易失性存储器胞读取附加数据并执行该错误校正码(ecc)演算法，并输出与由该错误校正码(ecc)演算法所修改的该附加数据相对应的校正数据。

10.如权利要求1所述的方法，其特征在于，该第一组非易失性存储器胞和该第二组非易失性存储器胞位于该非易失性存储器胞的阵列的第一地址位置，并且第三组非易失性存储器胞和第四组非易失性存储器胞位于该阵列内不同于该第一位置的第二地址位置，所述方法还包括：

11.如权利要求1所述的方法，其特征在于，该第一组非易失性存储器胞和该第二组非易失性存储器胞是多次可编程(mtp)非易失性存储器胞，并且第三组非易失性存储器胞和第四组非易失性存储器胞是一次性可编程(otp)非易失性存储胞，所述方法还包括：

12.一种非易失性存储器器件，其特征在于，包括：<...

【专利技术属性】
技术研发人员：MH·谢，
申请(专利权)人：科洛斯巴股份有限公司，
类型：发明
国别省市：