【技术实现步骤摘要】
本专利技术涉及厚晶片的处理，特别是用于与si-cmos晶片集成的外延晶片的处理。
技术介绍
1、通常，基于微型led显示器的应用需要化合物半导体与si-cmos背板的紧密共集成。一些常见的集成方案利用硅外延晶片上的化合物半导体(如gan)以及晶片到晶片的混合键合来连接到si-cmos。为了补偿外延层引起的应力并避免大的弯曲，外延gan通常沉积在厚硅基板上，如(111)硅基板，在200mm平台上沉积1150μm，或在300mm平台上沉积1550μm-2250μm。
2、一般来说，200mm设备的弯曲度需要低于50μm，300mm设备的弯曲度需要低于150μm，以符合标准cmos生产工具的规范。一种可能的解决方案是通过切割外延晶片并将裸片转移到目标晶片上来执行晶片重构。例如，ep 4 016 594a1提出了这样一种重构方案。
3、尽管该方案有利于实现高产量，特别是由于检测良好裸片并仅将良好裸片转移到目标晶片上的可能性而有利于实现高产量，但这种重构过程的实现是非常复杂的。
技术实现思路
1、因此，本专利技术的目的是提供一种用于在标准cmos设备中进行无应力外延晶片处理的方法和半导体结构。
2、该目的通过用于本申请的方法和半导体结构来解决。本申请包含进一步的改进。
3、根据本专利技术的第一方面，提供了一种方法。该方法包括以下步骤：提供包括至少一个外延层和具有第一厚度的基板的半导体结构或布置；以预定图案从所述基板去除所述至少一个外延层以在所述
4、因此，外延层的应力释放是通过图案化或结构化外延岛来实现的，特别是以应用所需的尺寸图案化或结构化外延岛来实现的。然后，将基板标准地减薄(例如研磨)至目标厚度，例如在300mm基板上减薄至775μm或更小，以用于进一步处理，例如si-cmos集成。
5、有利地，通过去除或蚀刻外延层来形成外延岛可以导致由外延层引起的应力的减小，使得基板的减薄可以不导致晶片弯曲。
6、优选地，减薄所述基板包括以下步骤：在形成所述多个外延岛之后，特别是在所述基板的包括所述多个外延岛的表面处，将所述半导体结构安装在切割带或载体晶片上；将所述基板从与所述多个外延岛相对的表面研磨或蚀刻到所述第二厚度；将所述半导体结构从所述切割带或载体晶片上卸下；以及平坦化所述多个外延岛。
7、优选地，平坦化所述多个外延岛包括以下步骤：在所述至少一个外延层上沉积介电材料以完全覆盖所述多个外延岛；以及抛光所述介电材料。
8、优选地，该方法还包括：以所述预定图案从所述基板去除所述至少一个外延层，以在所述基板上形成所述多个外延岛和多个虚设外延结构。
9、优选地，该方法还包括：在所述基板上以相对于所述多个外延岛不重叠的方式形成所述多个虚设外延结构，优选地在所述基板上分别在所述多个外延岛之间形成所述多个虚设外延结构。
10、有利地，附加的虚设外延结构，特别是在外延岛之间实现的虚设外延结构，可以在平坦化过程中减少或克服凹陷效应，即介电质的过度减薄的效应，从而允许更容易平坦化外延岛。
11、优选地，所述外延层包括或是化合物半导体层，优选iii-v族化合物半导体层，例如gan外延层。
12、优选地，所述基板包括或是硅基板或者锗基板。
13、优选地，所述预定图案包括所述多个外延岛的预定间距值、所述多个外延岛中的每个外延岛的预定尺寸、所述多个虚设外延结构的预定间距值、和所述多个虚设外延结构中的每个虚设外延结构的预定尺寸中的一者或多者。
14、换言之，所述预定图案包括所述多个外延岛的预定间距值和/或所述多个外延岛中的每个外延岛的预定尺寸。附加地或替选地，所述预定图案包括所述多个虚设外延结构的预定间距值和/或所述多个虚设外延结构中的每个虚设外延结构的预定尺寸。
15、优选地，所述多个外延岛中的每个外延岛对应于像素或包括多个像素的显示器。附加地或替选地，所述多个外延岛中的每个外延岛的预定尺寸对应于像素的尺寸或包括多个像素的显示器的尺寸。
16、例如，对于具有3μm间距的全高清(fhd)显示器应用，每个外延岛的尺寸可以是大约4mm×6mm。通常，对于微型led显示器应用，每个外延岛的尺寸可以在2mm×2mm至10mm×10mm之间。虚设外延结构的尺寸显著小于外延岛的尺寸。
17、优选地，所述基板的第一厚度在约1150微米-2250微米、优选地1550微米-2250微米的范围内，并且所述基板的第二厚度小于800微米，优选地小于或等于775微米。
18、例如，对于200mm的基板或晶片，第一厚度可以是约1150μm，第二厚度可以小于725μm。对于300mm的基板或晶片，第一厚度可以是约1550μm-2250μm，第二厚度可以是约775μm或更小。
19、优选地，去除所述至少一个外延层包括对所述至少一个外延层进行干法蚀刻或湿法蚀刻或切割，特别是激光切割、隐形切割、刀片切割或等离子体切割。合适的激光器尤其是co2激光器和掺杂的yag激光器，例如nd:yag激光器或er:yag激光器。
20、就这一点而言，干法蚀刻可以对应于基于化学的干法蚀刻(例如，使用等离子体或反应性气体的蚀刻)或物理蚀刻(例如通过动量传递的蚀刻)或其组合。湿法蚀刻可以对应于基于化学的湿法蚀刻，例如基于四甲基氢氧化铵(tmah)的湿法蚀刻。
21、优选地，沉积介电材料包括所述介电材料的化学气相沉积，特别是低压化学气相沉积、等离子体增强化学气相沉积、或高密度等离子体化学气相沉积。
22、优选地，所述介电材料包括或是基于氧化物的介电材料(例如氧化硅)，或者包括或是基于氮化物的介电材料(例如氮化硅)。
23、优选地，抛光所述介电材料包括所述介电材料的化学机械抛光，特别是直到抛光到所述多个外延岛。
24、根据本专利技术的第二方面，提供了一种半导体结构或器件。半导体结构包括厚度小于800微米、优选小于或等于775微米的基板，以及在所述基板上的多个外延岛。所述多个外延岛中的每个外延岛都包括至少一个外延层。就这一点而言，所述多个外延岛包括预定图案。
25、优选地，所述预定图案包括所述多个外延岛的预定间距值和/或所述多个外延岛中的每个外延岛的预定尺寸。
本文档来自技高网...【技术保护点】
1.一种方法(100)，包括：
2.根据权利要求1所述的方法，
3.根据权利要求2所述的方法，
4.根据权利要求1至3中任一项所述的方法，
5.根据权利要求4所述的方法，
6.根据权利要求1至5中任一项所述的方法，
7.根据权利要求1至6中任一项所述的方法，
8.根据权利要求7所述的方法，
9.根据权利要求1至8中任一项所述的方法，
10.根据权利要求1至9中任一项所述的方法，
11.根据权利要求3所述的方法，
12.根据权利要求3所述的方法，
13.根据权利要求3所述的方法，
14.一种半导体结构(210)，包括：
15.根据权利要求14所述的半导体结构，
【技术特征摘要】
1.一种方法(100)，包括：
2.根据权利要求1所述的方法，
3.根据权利要求2所述的方法，
4.根据权利要求1至3中任一项所述的方法，
5.根据权利要求4所述的方法，
6.根据权利要求1至5中任一项所述的方法，
7.根据权利要求1至6中任一项所述的方法，
8.根据权利要求7所述...
【专利技术属性】
技术研发人员：S·施托伊德尔，J·韦尔托门，
申请(专利权)人：MICLEDI微型显示器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。