【技术实现步骤摘要】
本公开涉及集成电路领域，特别涉及一种延迟锁相环电路、芯片和电子设备。
技术介绍
1、延迟锁相环(delay locked loop，dll)是一种在集成电路中广泛使用的同步电路，主要用于同步时钟信号，确保数据传输的准确性和稳定性。
2、随着超大规模集成电路技术的不断发展，时钟频率的不断提升，时钟信号的同步对数据传输的影响愈加敏感，同时，系统中的各个部分的时钟频率的需求也存在不同的要求。因此，对延迟锁相环的稳定性、精确性、复用性、时钟宽频率范围的适用性等各方面的需求也在不断地提升。
技术实现思路
1、有鉴于此，本公开提供一种延迟锁相环电路、芯片和电子设备，以助于提升其可复用性、可监测性、可配置性，并满足不同时钟频率范围的适用性需求。
2、本公开的技术方案是这样实现的：
3、根据本公开实施例的一方面，提供一种延迟锁相环电路，包括：
4、延迟电路单元，用于在锁相调节电压下接收系统时钟信号并对所述系统时钟信号进行延迟产生第一相位时钟信号和第二相位时钟
本文档来自技高网...
【技术保护点】
1.一种延迟锁相环电路，其特征在于，包括：
2.根据权利要求1所述的延迟锁相环电路，其特征在于，所述延迟电路单元包括：
3.根据权利要求2所述的延迟锁相环电路，其特征在于，所述电压控制延迟线单元，包括：
4.根据权利要求3所述的延迟锁相环电路，其特征在于，所述延迟单元包括：
5.根据权利要求4所述的延迟锁相环电路，其特征在于：
6.根据权利要求1所述的延迟锁相环电路，其特征在于：
7.根据权利要求1所述的延迟锁相环电路，其特征在于，所述电压数控单元包括：
8.根据权利要求7所述的延迟锁...
【技术特征摘要】
1.一种延迟锁相环电路，其特征在于，包括：
2.根据权利要求1所述的延迟锁相环电路，其特征在于，所述延迟电路单元包括：
3.根据权利要求2所述的延迟锁相环电路，其特征在于，所述电压控制延迟线单元，包括：
4.根据权利要求3所述的延迟锁相环电路，其特征在于，所述延迟单元包括：
5.根据权利要求4所述的延迟锁相环电路，其特征在于：
6.根据权利要求1所述的延迟锁相环电路，其特征在于：
7.根据权利要求1所述的延...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：上海壁仞科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。