【技术实现步骤摘要】
本公开实施例涉及半导体领域，特别涉及一种半导体结构及制备方法。
技术介绍
1、随着集成电路工艺制程技术的不断发展，为了提高集成电路的集成度，同时提升存储器的工作速度和降低它的功耗。例如，金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)器件的特征尺寸不断缩小，mosfet器件面临一系列的挑战。
2、mosfet器件包括立式存储晶体管，立式存储晶体管是形成在位线和字线空间相交的交叠区域。一个立式存储晶体管在垂直于字线方向上的宽度尺寸为3f，在垂直于位线方向上的宽度尺寸为2f，一个存储晶体管的在衬底上需要为其配置的面积即为6f2(3f*2f，即3×2埋入式字线结构)，其中，f为最小特征尺寸。立式存储晶体管通过增加了垂直方向的线宽以降低水平方向的线宽，但同时会造成形成连接阵列区以及外围区的接触插塞之间的高度差较大，从而带来新的问题。
3、如何通过较少的制备步骤的同时提高半导体结构的良率，已成为本领域技术人员亟待解决的一个重要问题。
技术实现思路
1、本公开实施例提供一种半导体结构及制备方法，至少有利于提高半导体结构的良率。
2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制备方法，包括：提供基底，所述基底包括阵列区以及外围区，且所述阵列区的表面具有第一导电结构，所述外围区的表面具有第二导电结构，所述第一导电结构的顶面高于所述第二导电结构的顶面；
3、在一些实施例中，采用各向异性刻蚀工艺形成所述第三凹槽。
4、在一些实施例中，形成第三凹槽的工艺步骤包括：采用各向异性刻蚀工艺刻蚀所述导电柱直至形成的所述第三凹槽底部暴露所述第二导电结构的顶面。
5、在一些实施例中，所述第三凹槽的轴线与所述第二凹槽的轴线之间的距离小于位于所述第三凹槽远离所述基底的顶部侧壁的导电柱的宽度。
6、在一些实施例中，所述第三凹槽的轴线与所述第二凹槽的轴线重叠或者偏差小于所述第三凹槽宽度的1/5。
7、在一些实施例中，在形成所述第一凹槽以及第二凹槽之前还包括：在所述隔离结构顶面形成至少一层掩膜层，以所述掩膜层为掩膜，刻蚀所述隔离结构形成所述第一凹槽以及第二凹槽。
8、在一些实施例中，沿垂直于所述基底表面的方向上，所述第一导电结构与所述第二导电结构的高度差，和所述导电柱的高度之间的比值为1～3。
9、在一些实施例中，平行于所述基底表面的方向上，所述第二凹槽的底部的宽度为所述第三凹槽的最大宽度的1倍～3倍。
10、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：基底，所述基底包括阵列区以及外围区，且所述阵列区的表面具有第一导电结构，所述外围区的表面具有第二导电结构，所述第一导电结构的顶面高于所述第二导电结构的顶面；导电柱，所述导电柱位于所述第二导电结构的顶面且与所述第二导电结构电接触；隔离结构，所述隔离结构覆盖所述基底、第一导电结构、第二导电结构以及导电柱的表面；第一连接柱，所述第一连接柱位于所述隔离结构内且位于所述第一导电结构的表面；第二连接柱，所述第二连接柱位于所述隔离结构内且位于所述第二导电结构上，所述导电柱环绕所述第二连接柱的底部侧面。
11、在一些实施例中，沿平行于所述基底表面的方向，所述第二连接柱的轴线与所述导电柱的轴线重叠或者偏差小于所述第二连接柱宽度的1/5。
12、在一些实施例中，沿垂直于所述基底表面的方向上，所述第一导电结构与所述第二导电结构的高度差，和所述导电柱的高度之间的比值为1～3。
13、本公开实施例提供的技术方案至少具有以下优点：
14、本公开实施例提供的技术方案中，在形成隔离结构之前形成导电柱，导电柱可以作为第一连接柱与第二连接柱之间的高度差的补偿量，通过将外围区的高深宽比的孔洞由一次工艺步骤转为两次工艺步骤，可以更为准确地控制接触结构的形貌与尺寸，避免接触结构出现刻蚀不足或者刻蚀偏移等问题；也可以避免对阵列区与外围区同时刻蚀时，由于外围区的孔洞与阵列区的孔洞之间的高度差导致刻蚀对第一导电结构产生破损等情形。在形成第二凹槽之后，沿第二凹槽刻蚀部分的导电柱形成第三凹槽，且第三凹槽的侧壁保留部分宽度的导电柱，导电柱一方面作为接触结构的一部分，导电柱另一方面可以作为扩散阻挡层，防止第二连接柱的材料扩散至隔离结构以及基底内，有利于提高半导体结构的良率。此外，由于刻蚀效应，形成的孔洞的宽度沿靠近基底的方向呈现缩小的趋势，则保留的导电柱可以增加外围区接触结构与第二导电结构之间的接触面积，同时可以避免远离基底的第二连接柱之间存在电接触的风险。其中，孔洞指的是第一凹槽、第二凹槽以及第三凹槽的任意一者。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成第三凹槽的工艺步骤包括：采用各向异性刻蚀工艺刻蚀所述导电柱直至形成的所述第三凹槽底部暴露所述第二导电结构的顶面。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第三凹槽的轴线与所述第二凹槽的轴线之间的距离小于位于所述第三凹槽远离所述基底的顶部侧壁的导电柱的宽度。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述第三凹槽的轴线与所述第二凹槽的轴线重叠或者偏差小于所述第三凹槽宽度的1/5。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，在形成所述第一凹槽以及第二凹槽之前还包括：在所述隔离结构顶面形成至少一层掩膜层，以所述掩膜层为掩膜，刻蚀所述隔离结构形成所述第一凹槽以及第二凹槽。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，沿垂直于所述基底表面的方向上，所述第一导电结构与所述第二导电结构的高度差，和所述导电柱的高度之间的比值为1～3。
7.根据权利
8.一种半导体结构，其特征在于，包括：
9.根据权利要求8所述的半导体结构，其特征在于，沿平行于所述基底表面的方向，所述第二连接柱的轴线与所述导电柱的轴线重叠或者偏差小于所述第二连接柱宽度的1/5。
10.根据权利要求8所述的半导体结构，其特征在于，沿垂直于所述基底表面的方向上，所述第一导电结构与所述第二导电结构的高度差，和所述导电柱的高度之间的比值为1～3。
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成第三凹槽的工艺步骤包括：采用各向异性刻蚀工艺刻蚀所述导电柱直至形成的所述第三凹槽底部暴露所述第二导电结构的顶面。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第三凹槽的轴线与所述第二凹槽的轴线之间的距离小于位于所述第三凹槽远离所述基底的顶部侧壁的导电柱的宽度。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述第三凹槽的轴线与所述第二凹槽的轴线重叠或者偏差小于所述第三凹槽宽度的1/5。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，在形成所述第一凹槽以及第二凹槽之前还包括：在所述隔离结构顶面形成至少一层掩膜层，以所述掩膜层为掩膜，刻蚀所述隔离结构形成所述第...
【专利技术属性】
技术研发人员：宛伟，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。