一种新型多级沟道SiC MOSFET元胞结构与制造方法技术

一种新型多级沟道SiC MOSFET元胞结构与制造方法。涉及功率半导体器件技术领域。包括以下步骤：步骤1，提供N+型SiC衬底，并在N+型SiC衬底上生长N‑型SiC外延层；步骤2，在N‑型SiC外延层上通过主沟槽高浓度P+型离子注入，形成主沟槽Pplus屏蔽层；步骤3，在N‑型SiC外延层上通过主沟槽P型离子注入，形成主沟槽Pwell阱区；步骤4，在N‑型SiC外延层上通过主沟槽高浓度N+型离子注入，形成主沟槽Nplus区；步骤5，在N‑型SiC外延层上通过次沟槽高浓度P+型离子注入，形成次沟槽Pplus屏蔽层；步骤6，在N‑型SiC外延层上通过次沟槽P型离子注入，形成次沟槽Pwell阱区；本发明专利技术方法制作工艺简单，效果显著，不仅适用于新型SiC MOSFET功率器件的制造，同样适用于Si，GaN基等半导体器件的制造。

【技术实现步骤摘要】

本专利技术涉及功率半导体器件，尤其涉及一种新型多级沟道sic mosfet元胞结构与制造方法。

技术介绍

1、由于具有优良的物理和电气性能，使得第三代半导体sic成为替代si 基的首选材料。sic mosfet 功率器件在工作温度、转换效率、工作频率、热损耗等方面的优势，可以使电力电子设备在工作环境、能耗、体积、重量等方面得到显著提升，因此在高压、大功率应用领域，sic mosfet得到越来越多的重视。然而，sic mosfet 高昂的原材料与制造的成本，一直使得sic mosfet 在终端应用市场相对于传统的si 基器件处于劣势，因此，如何降低成本，提高终端市场的竞争力，一直是各top芯片制造厂商关注的焦点。比导通电阻（ron,sp=rdson* area ）作为衡量器件性价比的参数，在确保芯片反向阻断电压不变的前提下，进一步降低单颗芯片的导通电阻与芯片面积等效于降低参数ron,sp的值。所以，从芯片设计端和工艺制成来说，降低参数ron,sp的值变得至关重要。

2、因此，如何提升sic mosfet电流密度、降低导通电阻与减小芯片面积，以适应本文档来自技高网...

【技术保护点】

1.一种新型多级沟道SiC MOSFET元胞结构的制造方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种新型多级沟道SiC MOSFET元胞结构的制造方法，其特征在于，步骤1中N+型SiC 衬底（2）重掺杂的浓度不小于1e19 cm-3, 厚度为360um。

3.根据权利要求1所述的一种新型多级沟道SiC MOSFET元胞结构的制造方法，其特征在于，步骤2中主沟槽Pplus屏蔽层（3）的结深为1.5~1.8um，注入的能量为1Mev以上。

4.根据权利要求1所述的一种新型多级沟道SiC MOSFET元胞结构的制造方法，其特征在于，步骤2中P...

【技术特征摘要】

1.一种新型多级沟道sic mosfet元胞结构的制造方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种新型多级沟道sic mosfet元胞结构的制造方法，其特征在于，步骤1中n+型sic 衬底（2）重掺杂的浓度不小于1e19 cm-3, 厚度为360um。

3.根据权利要求1所述的一种新型多级沟道sic mosfet元胞结构的制造方法，其特征在于，步骤2中主沟槽pplus屏蔽层（3）的结深为1.5~1.8um，注入的能量为1mev以上。

4.根据权利要求1所述的一种新型多级沟道sic mosfet元胞结构的制造方法，其特征在于，步骤2中p+型离子注入的元素为al，掺杂浓度大于1e19cm-3。

5.根据权利要求1所述的一种新型多级沟道sic mosfet元胞结构的制造方法，其特征在于，步骤3中主沟槽pwell阱区（9）注入的结深为1.2~1.5um。

6.根据权利要求1所述的一种新型多级沟道sic mosfet元胞结构的制造方法，其特征在于，步骤4中主沟槽nplus区（8）...

【专利技术属性】
技术研发人员：陈鸿骏，李发，徐峰，赵耀，杨程，裘俊庆，王毅，
申请(专利权)人：扬州扬杰电子科技股份有限公司，
类型：发明
国别省市：