一种基于FPGA的LVDS视频信号时序调整方法技术

本发明专利技术公开了一种基于FPGA的LVDS视频信号时序调整方法，包括LVDS视频信号，LVDS视频解码模块，时钟域变换模块，分辨率检测模块，帧同步模块，数据缓存模块，状态监测模块和RGB视频行场时序生成模块。本发明专利技术可将LVDS视频信号的有效分辨率识别出来，生成标准行场时序参数进行数据缓存的读取，根据数据缓存区的实时数据量动态调整输出的行场时序参数，保持读写速率的一致性，实现LVDS视频信号图像时序的标准化调整；此外，本发明专利技术能实现各种像素时钟偏移和消隐区间调整等自定义LVDS视频信号的行场时序标准化调整，易于在FPGA中实现，有良好的通用性和扩展性。

【技术实现步骤摘要】

本专利技术涉及一种lvds视频信号时序调整方法，具体为一种基于fpga的lvds视频信号时序调整方法，属于计算机通信。

技术介绍

1、lvds(low voltege differential signal)即低压差分信号传输，是一种满足当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至2v，并且能够让产品达到自100mbps至超过1gbps的高数据速率，因此，它还能满足未来应用的需求；同时这种低压摆幅可以降低功耗消散，具备差分传输的优点。目前，lvds视频接口已经成为许多电子产品的通用标准，包括消费设备、工业控制、医疗和汽车远程信息处理。

2、一般而言，由多个数据位和时钟组成的源同步接口已成为电子系统中移动图像数据的常用方法。比较流行的标准是7:1lvds接口，低速时钟的每个周期序列化7个数据位。具体而言，lvds接口由五个（四个数据，一个时钟）lvds差分对组成，五对lvds差分对转换为28个并行数据位。

3、现有技术中，公告号为cn105491373b所公开的一种lvds视频信号单路转多路的装置及方法，该装置及方法适本文档来自技高网...

【技术保护点】

1.一种基于FPGA的LVDS视频信号时序调整方法，其特征在于：

2.根据权利要求1所述的LVDS视频信号时序调整方法，其特征在于，所述S1中：所述LVDS视频信号采用7:1的串行编码模式进行传输，FPGA内部采用单速率数据接收方式进行LVDS视频解码，产生LVDS视频时钟信号rx_clk和LVDS并行视频数据信号rxdata[7*D*N-1:0]。

3.根据权利要求2所述的LVDS视频信号时序调整方法，其特征在于，所述S2中进行时钟域变换具体包括：

4.根据权利要求1所述的LVDS视频信号时序调整方法，其特征在于：所述S3中，所述有效分辨率的获取具体...

【技术特征摘要】

1.一种基于fpga的lvds视频信号时序调整方法，其特征在于：

2.根据权利要求1所述的lvds视频信号时序调整方法，其特征在于，所述s1中：所述lvds视频信号采用7:1的串行编码模式进行传输，fpga内部采用单速率数据接收方式进行lvds视频解码，产生lvds视频时钟信号rx_clk和lvds并行视频数据信号rxdata[7*d*n-1:0]。

3.根据权利要求2所述的lvds视频信号时序调整方法，其特征在于，所述s2中进行时钟域变换具体包括：

4.根据权利要求1所述的lvds视频信号时序调整方法，其特征在于：所述s3中，所述有效分辨率的获取具体包括：

5.根据权利要求4所述的lvds视频信号时序调整方法，其特征在于：所述s3中，基于所述有效分辨率，在数字视频标准规范vesa和jeida列表中查找到对应的标准图像时序参数，得到数字视频的参考像素时钟频率值和8个关键时序参数；其中，8关键时序参数分别...

【专利技术属性】
技术研发人员：许霄龙，徐赐坚，
申请(专利权)人：中船凌久电子武汉有限责任公司，
类型：发明
国别省市：