【技术实现步骤摘要】
实施例涉及存储器体系结构的改进，包括用于存储器时序表征的技术，包括为存储器知识产权(intellectual property，ip)配置片上高分辨率时序表征电路。
技术介绍
1、随着工艺技术的进步，设计技术协同优化(design technology co-optimization，dtco)可用于通过利用新工艺扩展助推器(例如，埋入式电源轨、栅极全包围(gate-all-around，gaa)和互补场效应晶体管(field-effect transistor，fet))来获得最优的功率、性能、面积(power,performance,area，ppa)和最低电源电压(minimum supplyvoltage，vmin)，从而改进硅存储器和标准单元电路ip。关键的dtco方法之一是随着更新的工艺技术的成熟，针对ppa和稳健性执行硅ip表征。这也为ip的采用提供了信心，为代工厂客户提供了与硅相关的改进库模型，以及提供了用于检测硬件故障/芯片遥测的现场测试。
2、存储器ip是高性能微处理器、分立图形和硬件加速器的关键构造块，...
【技术保护点】
1.一种装置，包括：
2.如权利要求1所述的装置，还包括：
3.如权利要求2所述的装置，其中，所述数据延迟生成器用于将所述经延迟数据输入信号传达到所述第一触发器电路的数据输入端子和所述存储器电路的数据输入端子。
4.如权利要求1所述的装置，还包括：
5.如权利要求4所述的装置，其中，所述时钟延迟生成器用于将所述经延迟存储器时钟信号传达到所述第二触发器电路的数据输入端子和所述存储器电路的时钟端子。
6.如权利要求1所述的装置，其中，所述存储器电路的输出端子耦合到所述第三触发器电路的数据输入端子。
7...
【技术特征摘要】
1.一种装置，包括：
2.如权利要求1所述的装置，还包括：
3.如权利要求2所述的装置，其中，所述数据延迟生成器用于将所述经延迟数据输入信号传达到所述第一触发器电路的数据输入端子和所述存储器电路的数据输入端子。
4.如权利要求1所述的装置，还包括：
5.如权利要求4所述的装置，其中，所述时钟延迟生成器用于将所述经延迟存储器时钟信号传达到所述第二触发器电路的数据输入端子和所述存储器电路的时钟端子。
6.如权利要求1所述的装置，其中，所述存储器电路的输出端子耦合到所述第三触发器电路的数据输入端子。
7.如权利要求1到6中任一项所述的装置，还包括：
8.如权利要求7所述的装置，还包括：
9.如权利要求8所述的装置，所述时钟网格还包括：
10.如权利要求9所述的装置，其中，所述时钟网格用于经由所述h树网络接收所述同步的时钟信号，并且将所述同步的时钟信号提供到所述第一触发器电路的时钟端子、所述第二触发器电路的时钟端子、以及所述第三触发器电路的时钟端子。
11.一种...
【专利技术属性】
技术研发人员：埃米特·阿加瓦尔，史蒂文·K·许，马克·A·安德斯，拉姆·库玛尔·克里希那穆蒂，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。