一种半导体结构的制作方法和半导体结构技术

本申请提供一种半导体结构的制作方法，包括：提供衬底，在衬底上形成掩膜层，掩膜层具有暴露衬底的开口；以掩膜层为掩膜，从开口处选择性生长第一半导体外延层，第一半导体外延层未覆盖掩膜层远离衬底一侧的表面；去除掩膜层，在衬底上以及第一半导体外延层上二次外延第二半导体外延层，第二半导体外延层覆盖第一半导体外延层远离衬底一侧的表面；其中，第二半导体外延层的导电类型与第一半导体外延层的导电类型相反；对第二半导体外延层进行离子注入，以形成第三半导体外延层，其中，第三半导体外延层位于第一半导体外延层远离衬底的一侧，第三半导体外延层与第一半导体外延层连通，且第三半导体外延层与第一半导体外延层的导电类型相同。

【技术实现步骤摘要】

本申请涉及半导体，尤其涉及一种半导体结构的制作方法和用该方法制作的半导体结构。

技术介绍

1、双极型器件具有少数载流子电导率调制作用，因此双极型高压器件依旧具有非常低的导通电阻。但是，由于过剩载流子的存在，双极型器件的开关损耗很大，开关频率低。因此，双极型器件一般适用于高压低频开关场合。相反，单极型器件工作时没有过剩载流子存在，其开关损耗低，开关速率高。但是，单极型器件的导通电阻因没有少数载流子进行电导率的调制而变得很大。因此，单极型器件往往适用于低压高频开关场合。对硅器件而言，单极型器件的工作电压往往被限制在1000v以下。

2、碳化硅具有约10倍于硅的临界电场。同样电压规格的碳化硅器件与硅器件相比较而言，碳化硅器件的漂移层掺杂浓度为硅器件的100倍，碳化硅器件的漂移层厚度仅为硅器件的1/10，碳化硅器件的漂移层导通电阻较硅器件约低3个数量级。因此，碳化硅单极型器件能够适用于3000v以上的工作条件。碳化硅单极型器件包括肖特基二极管、jfet(结型场效应晶体管，junction field effect transistor)和mosfet(本文档来自技高网...

【技术保护点】

1.一种半导体结构的制作方法，其特征在于，包括：

2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述从所述开口(110)处选择性生长第一半导体外延层(11)之前，还包括：

3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)在所述衬底(10)上的正投影为条形、圆形、椭圆或多边形中的一种或多种。

4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一半导体外延层(11)为n型半导体层或p型半导体层；所述第一半导体外延层(11)以及所述第二半导体外延层(12)的掺杂浓度小于1018/cm3。

5....

【技术特征摘要】

1.一种半导体结构的制作方法，其特征在于，包括：

2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述从所述开口(110)处选择性生长第一半导体外延层(11)之前，还包括：

3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)在所述衬底(10)上的正投影为条形、圆形、椭圆或多边形中的一种或多种。

4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一半导体外延层(11)为n型半导体层或p型半导体层；所述第一半导体外延层(11)以及所述第二半导体外延层(12)的掺杂浓度小于1018/cm3。

5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第三半导体外延层(13)的掺杂浓度大于1018/cm3。

6.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述衬底(10)的导电类型与所述第一半导体外延层(11)相同，所述衬底(10)的掺杂浓度大于1018/cm3。

7.根据权利要求1所述的半导体结构的制作方法，其特征在于，沿着所述衬底(10)指向所述掩膜层(20)的方向上，所述开口(110)的宽度逐渐减小。

8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述在所述衬底(10)上形成所述掩膜层(20)，包括：

9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)的侧壁(110a)由平面或曲面构成。

10.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)的侧壁(110a)为锯齿状；在所述衬底(10)上形成所述掩膜层(20)，包括：

11.根据权利要求7至10...

【专利技术属性】
技术研发人员：程凯，
申请(专利权)人：苏州晶湛半导体有限公司，
类型：发明
国别省市：