【技术实现步骤摘要】
本专利技术涉及半导体封装，具体地说是一种芯片堆叠结构及封装方法。
技术介绍
1、目前的半导体先进封装领域，对于功能面朝上face up的芯片堆叠后的tsv技术，一般都会采用再布线层rdl转移触孔的方式进行垂直互联，该方式使得tsv孔的布局密度大大缩小，互联距离拉长。
技术实现思路
1、本专利技术为克服现有技术的不足，提供一种芯片堆叠结构及封装方法。
2、为实现上述目的，设计一种芯片堆叠结构，包括底层芯片和堆叠芯片，多层堆叠芯片依次堆叠在底层芯片上，堆叠芯片的焊盘设有漏孔，漏孔下方开设有连通下层芯片焊盘的孔，孔内填充有用于上下焊盘互联的导电结构，多层堆叠芯片的导电结构互相连通。
3、所述导电结构的一端设有凸点。
4、所述导电结构的材质为铜。
5、本专利技术还提供一种芯片堆叠结构的封装方法，包括如下步骤：
6、s1，将堆叠晶圆通过临时键合贴到载片上，然后对堆叠晶圆减薄，堆叠晶圆的焊盘设有漏孔；
7、s2，将底层晶圆与带载片
【技术保护点】
1.一种芯片堆叠结构，其特征在于：包括底层芯片（1）和堆叠芯片（2），多层堆叠芯片（2）依次堆叠在底层芯片（1）上，堆叠芯片（2）的焊盘（3）设有漏孔（4），漏孔（4）下方开设有连通下层芯片焊盘的孔，孔内填充有用于上下焊盘互联的导电结构（5），多层堆叠芯片（2）的导电结构（5）互相连通。
2.根据权利要求1所述的一种芯片堆叠结构，其特征在于：所述导电结构（5）的一端设有凸点（6）。
3.根据权利要求1所述的一种芯片堆叠结构，其特征在于：所述导电结构（5）的材质为铜。
4.一种芯片堆叠结构的封装方法，其特征在于，包括如下步骤：
...【技术特征摘要】
1.一种芯片堆叠结构，其特征在于：包括底层芯片（1）和堆叠芯片（2），多层堆叠芯片（2）依次堆叠在底层芯片（1）上，堆叠芯片（2）的焊盘（3）设有漏孔（4），漏孔（4）下方开设有连通下层芯片焊盘的孔，孔内填充有用于上下焊盘互联的导电结构（5），多层堆叠芯片（2）的导电结构（5）互相连通。
2.根据权利要求1所述的一种芯片堆叠结构，其特征在于：所述导电结构（5）的一端设有凸点（6）。
3.根据权利要求1所述的一种芯片堆叠结构，其特征在于：所述导电结构（5）的材质为铜。
4.一种芯片堆叠结构的封装方法，其特征在于，包括如下步骤：
5.根据权利要求4所述的一种芯片堆叠结构的封装方法，其特征在于：所述步骤s2中将底层晶圆（8）与带载片的晶圆（7）永久键合或混...
【专利技术属性】
技术研发人员：范俊，陈之文，宁文果，邵滋人，付永朝，
申请(专利权)人：宏茂微电子上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。