非归零恢复信号的比特转换点提取电路和锁相时钟恢复电路以及用于控制所述电路的方法技术

本发明专利技术提供了一种比特转换点提取电路装置，包括：预定的电流源晶体管；与源极连接的晶体管对，所述源极向电流源晶体管偏置并施加有来自外部的差分非归零恢复输入信号；以及电容器，与晶体管对和电流源晶体管连接，以使电流源晶体管的输出节点的电压恒定。

【技术实现步骤摘要】

本专利技术涉及 一 种非归零恢复(NRZ-recovery)信号的比特转换点提取电路 (bit-transition point extraction circuit)、一禾中使用该电路的锁相时钟恢复电路、以 及一种用于控制该电路的方法，且更具体地，涉及一种用于通过提供简单结构的比特转换 点提取装置从非归零恢复输入信号中提取比特转换点的电路(所述电路能够以较高速度 运行)、一种使用该电路的锁相时钟恢复电路、以及一种用于控制该电路的方法。
技术介绍
输入被调制为非归零恢复码的信号的串行链路接收机等诸如此类的装置在调制 之前基于所产生的时钟产生与输入信号同步的时钟并恢复比特串(bit string)。起上述作 用的装置被称作时钟恢复电路。 作为典型的时钟恢复电路，使用锁相环的时钟恢复电路、过采样时钟恢复电路、使 用注入锁定(injection locked)的振荡器的时钟恢复电路(此后，称作注入锁定时钟恢 复电路)等均在使用。 在上面所描述的时钟恢复电路中，注入锁定时钟恢复电路通常包括比特转换点提 取电路以及注入锁定振荡器。 已知的比特转换提取电路由延迟电路和异或电路构成。输入信号是调制为非归零恢复码的信号。该信号与通过延迟电路的信号一起用做异或电路的输入。 此时，如果两个输入彼此不同，则输出l，而如果两个输入彼此相同，则输出0。因此，在输入信号的比特被转换的位置处输出具有信号在延迟电路中被延迟的时间宽度的脉 冲。 比特转换点提取电路的延迟电路通常被设计为具有一定的延迟值，该延迟值约等 于一比特时间宽度的一半。为此，通过使用延迟电路中的正反馈而配置的环形振荡器而产 生时钟以及通过使用与用于比特转换点提取电路中的环形振荡器相同的延迟电路来必要 地获取延迟值的方法被广泛使用。 然而，由于该环形振荡器不适合于快速运行，能够产生比环形振荡器更高频时钟 的LC电压控制振荡器普遍用于快速运行的注入锁定时钟恢复电路。在这种情况下，由于需 要对延迟电路(其用于比特转换点提取电路以获取一个比特时间宽度的一半)的延迟值进 行控制，而异或电路应当能够输出具有较短时间宽度的脉冲，故已知的比特转换点提取电 路成为了阻止在高速注入锁定时钟恢复电路中高速运行的瓶颈。
技术实现思路
技术问题 设计本专利技术以解决在相关领域中的上述问题。本专利技术的一个目的是提供一种具有 快速运行结构的CMOS比特转换点提取电路。 本专利技术的另一目的是提供一种具有简单结构的比特点提取电路。 本专利技术的又一目的是提供一种注入锁定时钟恢复电路，其能够通过提供具有高速运行的结构的比特转换点提取电路来恢复处于高速的精确时钟。 技术方案 为了实现上述目的并解决相关领域中的上述问题，根据本专利技术的示例性实施例的 比特转换点提取电路装置包括预定的电流源晶体管；以及与源连接的晶体管对，其对电 流源晶体管偏置并施加有来自外部的差分非归零恢复输入信号。 根据本专利技术的另一示意性实施例的比特转换点提取电路装置包括预定电流源晶 体管；与源连接的晶体管对，其对电流源晶体管偏置并施加有来自外部的差分非归零恢复 输入信号；以及与晶体管对和电流源晶体管连接的电容器，使得电流源晶体管的输出节点 的电压恒定。 此时，电容器允许晶体管对的^和lDs曲线具有在非线性区域中工作范围的电容。 使用根据本专利技术的示例性实施例的比特转换点提取电路的时钟恢复装置包括预 定电流源晶体管；与源连接的晶体管对，其对电流源晶体管偏置并施加有来自外部的差分 非归零恢复输入信号；与晶体管对和电流源晶体管连接的电容器，使得电流源晶体管的输 出节点的电压恒定；以及LC电压控制振荡器，用于将由晶体管对产生的电流脉冲输出至预 定差分输出端。 使用根据本专利技术的第二示例性实施例的比特转换点提取电路的时钟恢复电路装 置包括预定第一电流源晶体管；与源连接的第一晶体管对，其对第一电流源晶体管偏置 并施加有来自外部的差分非归零恢复输入信号；与第一晶体管对和第一电流源晶体管连接 的第一电容器，使得第一电流源晶体管的输出节点的电压恒定；预定第二电流源晶体管； 对第二电流源晶体管偏置并具有连接至电源电压的一个栅极以及连接至地电压的另一栅 极端的第二晶体管对，并且与第二晶体管对连接的第二电容器，使得第二电流源晶体管的 输出节点的电压；以及LC电压控制振荡器，其接收按照差分信号形式轭第二晶体管对的输 出。 使用根据本专利技术的另一示例性实施例的比特转换点提取电路的时钟恢复电路装 置包括预定电流源晶体管；与源连接的晶体管对，其对电流源晶体管偏置并施加有来自 外部的差分非归零恢复输入信号；与晶体管对和电流源晶体管连接的电容器，使得电流源 晶体管的输出节点的电压恒定；以及LC电压控制振荡器，用于接收按照通过使用耦合电感 在电感中产生的感应电流的形式由晶体管对产生的电流脉冲。 此时，LC电压控制振荡器包括可变电容器，用于控制预定振荡信号的频率。 根据本专利技术的示例性实施例的控制比特转换点提取电路的方法包括以下步骤通 过具有与预定电流源晶体管连接的源极端的预定晶体管对接收来自外部的差分非归零恢 复输入信号；保持连接电流源晶体管和晶体管对的节点的电压；以及输出节点的恒定电压 和预定栅电压的预定偏置电流。 有益效果 根据本专利技术，可能提供具有高速工作的结构的CMOS比特转换点提取电路。 根据本专利技术，可能提供一种具有简单结构的比特转换点提取电路。 根据本专利技术，可能提供一种注入锁定时钟恢复电路，其通过提供具有高速工作的6结构的比特转换点提取电路能够处于高速的精确时钟。附图说明 图1是示出了根据本专利技术的示例性实施例的比特转换点提取电路装置的配置的 框图。图2是根据本专利技术的示例性实施例的比特转换点提取电路装置的框图。 图3是示出了根据本专利技术的示例性实施例的比特转换点提取电路装置的晶体管的电压-电流特性曲线的示图。 图4是示出了根据本专利技术的示例性实施例的比特转换点提取电路的配置的框图。 图5是示出了根据本专利技术的示例性实施例的比特转换点提取电路的预定数据值 的曲线图。 图6是示出了根据本专利技术的另一实施例的比特转换点提取电路装置的配置的框 图。 图7是示出了根据本专利技术的另一示例性实施例的比特转换点提取电路的配置的 框图。 图8是示出了根据本专利技术的另一示例性实施例的比特转换点提取电路的预定数 据值的曲线图。 图9是示出了使用根据本专利技术的示例性实施例的比特转换点提取电路的时钟恢 复电路装置的配置的框图。 图10是示出了使用根据本专利技术的示例性实施例的比特转换点提取电路的时钟恢 复电路的配置的示图。 图11是示出了根据本专利技术的示例性实施例的时钟恢复电路的预定数据值的曲线 图。 图12是示出了使用根据本专利技术的另一示例性实施例的比特转换点提取电路的时 钟恢复电路装置的配置的框图。 图13是示出了使用根据本专利技术的另一示例性实施例的比特转换点提取电路的时 钟恢复电路的配置的示图。 图14是示出了使用根据本专利技术的另一示例性实施例的比特转换点提取电路的时 钟恢复电路装置的配置的电路图。 图15是示出了使用根据本专利技术的另一示例性实施例的比特转换点提取电路的时 钟恢复电路装置的配置的电路图。 图16是示出了用于控制根据本专利技术的示例性实施例的比特转换点提取电路装置 的方法的流程图。具体实施例方式此后，尽管本文档来自技高网...

【技术保护点】
一种比特转换点提取电路装置，包括：预定的电流源晶体管；以及晶体管对，与源极连接，所述源极向所述电流源晶体管偏置并施加有来自外部的差分非归零恢复输入信号。

【技术特征摘要】
一种比特转换点提取电路装置，包括预定的电流源晶体管；以及晶体管对，与源极连接，所述源极向所述电流源晶体管偏置并施加有来自外部的差分非归零恢复输入信号。2. —种比特转换点提取电路装置，包括 预定的电流源晶体管；晶体管对，与源极连接，所述源极向所述电流源晶体管偏置并施加有来自外部的差分 非归零恢复输入信号；以及电容器，与所述晶体管对和所述电流源晶体管连接，以使所述电流源晶体管的输出节 点的电压恒定。3. 根据权利要求2所述的比特转换点提取电路装置，其中，所述电容器使所述晶体管对的VGS和IDS曲线具有非线性区范围中工作的能力。4. 一种使用比特转换点提取电路的时钟恢复装置，包括 预定的电流源晶体管；晶体管对，与源极连接，所述源极向所述电流源晶体管偏置并施加有来自外部的差分 非归零恢复输入信号；电容器，与所述晶体管对和所述电流源晶体管连接，以使所述电流源晶体管的输出节 点的电压恒定；以及LC电压控制振荡器，所述LC电压控制振荡器向预定的差分输出端输入由所述晶体管 对产生的电流脉冲。5. —种使用比特转换点提取电路的时钟恢复电路装置，包括 预定的第一电流源晶体管；第一晶体管对，与向所述第一电流源晶体管偏置并施加有来自外部的差分非归零恢复 输入信号的源极连接；第一电容器，与所述第一晶体管对和所述第一电流源晶体管连接，以使所述第一电流 源晶体管的输出节点的电压恒定；预定的第二电流源晶体管；第二晶体管对，与向所述第二电流源晶体管偏置并施加有来自外部的差分非归零恢复 输入信号的源极连接；向所述电流源晶体管偏置的第二晶体管对，其具有连接至电源电压的一个栅极端和连 接至地电压的另一栅极端；以及第二电容器，连接至所述第二电流源晶体管，以使所述第二 电流源晶体管的输出节点的电压恒定；以及LC电压控制振荡器，按照差分信号的形式接收所述第二晶体管对的输出。6. —种使用比特转换点提取电路的时钟恢复电路装置，包括 预定的电流源晶体管；晶体管对，与源极连接，所述源极向所述电流源晶体管偏置并施加有来自外部的差分 非归零恢复输入信号；电容器，与所述晶体管对和所述电流源晶体管连接，以使所述电流源晶体管的输出节 点的电压恒定；以及LC电压控制振荡器，所述LC电压控制振荡器在所述电流源晶体管的输出端处接收由 所述晶体管对产生的电流脉冲。7. —种使用比特转换点提取电路的时钟恢复电路装置，包括 预定的电流源晶体管；晶体管对，与源极连接，所述源极向所述电流源晶体管偏置并施加有来自外部的差分 非归零恢复输...

【专利技术属性】
技术研发人员：崔佑荣，韩平洙，
申请(专利权)人：延世大学工业学术合作社，
类型：发明
国别省市：KR[韩国]