【技术实现步骤摘要】
本专利技术属于存算一体，具体涉及一种基于忆阻器的大模型存算一体加速方案。
技术介绍
1、现阶段，主流的计算芯片通常采用冯诺依曼这一传统计算架构。然而，随着摩尔定律趋于饱和，传统冯氏架构中存储器与计算单元分离带来的瓶颈效应愈发凸显，连接存储器与计算单元单元的数据总线带宽和数据搬运功耗限制了计算芯片延迟与能效等指标的进一步提升。并且随着大模型的出现，对硬件计算系统的计算性能和存储性能均提出了更高的要求。
2、在这一背景下，研究人员提出了一系列新型计算范式，融合存储与计算功能的存算一体技术成为打破传统冯诺依曼架构瓶颈的核心技术路径。通过在存储器内部或周边添加合适的外围电路，能够为存储器单元赋予计算能力，从而减少了数据搬运的需求，减轻了数据总线带宽和功耗的瓶颈效应。而近年来快速发展的新型非易失性存储器为实现存算一体技术提供了更有力的支撑，其中以忆阻器表现尤为突出。
3、然而，在现有存算一体系统设计中，缺少对以gpt-3为例的大模型网络的加速方案。这些模型对硬件资源的需求却极为巨大，拥有数十亿甚至上百亿的参数。这些参数包括...
【技术保护点】
1.一种基于忆阻器的大模型存算一体加速方法，其特征在于，
2.如权利要求1所述的基于忆阻器的大模型存算一体加速方法，其特征在于，步骤2)中由32块1GB忆阻器阵列组、一块MB量级静态随机存储器、一组近存计算电路和一块交互模块共同组成单裸片，其中，静态随机存储器用于存放预加载参数，忆阻器阵列组用于存储网络权重或计算向量，而近存计算电路则包括8比特整型和半精度浮点数转换、乘法单元还有加法单元模块，4块裸片带上交互模块组成一个计算核心，32个计算核心、一个存算模块控制中心和一块交互模块组成一块存算一体模块。
3.如权利要求2所述的基于忆阻器的大模型存...
【技术特征摘要】
1.一种基于忆阻器的大模型存算一体加速方法，其特征在于，
2.如权利要求1所述的基于忆阻器的大模型存算一体加速方法，其特征在于，步骤2)中由32块1gb忆阻器阵列组、一块mb量级静态随机存储器、一组近存计算电路和一块交互模块共同组成单裸片，其中，静态随机存储器用于存放预加载参数，忆阻器阵列组用于存储网络权重或计算向量，而近存计算电路则包括8比特整型和半精度浮点数转换、乘法单元还有加法单元模块，4块裸片带上交互模块组成一个计算核心，32个计算核心、一个存算模块控制中心和一块交互模块组成一块存算一体模块。
3.如权利要求2所述的基于忆阻器的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。