【技术实现步骤摘要】
本专利技术涉及一种时脉检测电路，特别是涉及一种用来检测时脉信号是否正常运作的时脉检测电路。
技术介绍
图1绘示为传统的一种共享时脉源的系统方块图。请参照图l，传统共享时脉源系 统100中，包括装置102、 104、 106和108，其共同耦接至一时脉源110。藉此，时脉源110就 可以同时供给装置102U04、106和108所需的时脉信号，以使其能够正常运作。然而，万一 任一装置102、 104、 106和108无法接收时脉源110的时脉信号时，则这些装置就无法正常 运作，仅可使用本身的时脉频率而无法与其它装置沟通。
技术实现思路
本专利技术提供一种时脉检测电路，可以检测一时脉源是否正常供应一预设时脉信 号。 本专利技术提供一种时脉供应装置，可以确保一电子装置在外接的时脉源无法提供时 脉信号时，仍可以正常的运作。 —种时脉检测电路，包括多个第一传输组件、多个第一异或门和一第一与门。其 中，每一第一传输组件都可以耦接上一级第一传输组件，以接收其输出的数据，并且依据一 本地时脉信号，而将所接收到的数据传送至下一级第一传输组件的输入端。另外，第一个第 一传输组件的输入...
【技术保护点】
一种时脉检测电路，适于检测一时脉源是否正常供应一预设时脉信号，其特征在于，所述时脉检测电路包括：多个第一传输组件，而每一所述多个第一传输组件都耦接上一级第一传输组件，以接收其输出的数据，并依据一采样时脉信号，而将所接收到的数据传送至下一级第一传输组件的输入端，且所述多个第一传输组件的第一个第一传输组件的输入端，则是耦接至所述时脉源，以接收所述预设时脉信号，其中所述预设时脉信号的频率小于所述采样时脉信号的频率；多个第一异或门，其中第ｋ个第一异或门的第一输入端和第二输入端，分别耦接第ｋ个第一传输组件和第ｋ＋１个第一传输组件的输出端，而ｋ为大于０且小于所述多个第一传输组件总数的整...
【技术特征摘要】
一种时脉检测电路，适于检测一时脉源是否正常供应一预设时脉信号，其特征在于，所述时脉检测电路包括多个第一传输组件，而每一所述多个第一传输组件都耦接上一级第一传输组件，以接收其输出的数据，并依据一采样时脉信号，而将所接收到的数据传送至下一级第一传输组件的输入端，且所述多个第一传输组件的第一个第一传输组件的输入端，则是耦接至所述时脉源，以接收所述预设时脉信号，其中所述预设时脉信号的频率小于所述采样时脉信号的频率；多个第一异或门，其中第k个第一异或门的第一输入端和第二输入端，分别耦接第k个第一传输组件和第k+1个第一传输组件的输出端，而k为大于0且小于所述多个第一传输组件总数的整数；以及一第一与门，接收所述多个第一异或门的输出。2. 根据权利要求1所述的时脉检测电路，其特征在于，其中所述多个第一传输组件为 多个第一 D型正反器，分别具有一时脉端，用以接收所述采样时脉信号。3. 根据权利要求2所述的时脉检测电路，其特征在于，其中每一所述多个第一D型正反 器皆由所述采样时脉信号的正缘所触发，而将接收的数据传送至下一级第一 D型正反器。4. 根据权利要求1所述的时脉检测电路，其特征在于，所述时脉检测电路还包括 多个第二 D型正反器，分别具有一时脉端，用以接收所述采样时脉信号，且每一所述多个第二 D型正反器还耦接上一级第二 D型正反器的输出端，以接收其输出的数据，并依据所 述采样时脉信号，而将接收到的数据传送至下一级第二 D型正反器的输入端，其中所述多 个第二 D型正反器的第一个第二 D型正反器的输入端则是耦接所述时脉源，以接收所述预 设时脉信号；多个第二异或门，其中第k个第二异或门的第一输入端和第二输入端，分别耦接第k个 第二 D型正反器和第k+1个第二 D型正反器的输出端； 一第二与门，接收所述多个第二异或门的输出； 一或门，接收所述第一与门和所述第二与门的输出； 一处理器，耦接所述或门的输出；以及 一警示模块，耦接所述处理器，其中所述处理器依据所述或门的状态，而决定是否控制所述警示模块发出一警示信息。5. 根据权利要求4所述的时脉检测电路，其特征在于，其中每一所述多个第二 D型正 反器皆由所述采样时脉信号的负缘所触发，而将接收到的数据传送至下一级第二 D型正反 器。6. 根据权利要求4所述的时脉检测电路，其特征在于，更包括一反向器，其输入端接收 所述采样时脉信号，而其输出端则耦接至所述多个第二 D型正反器的时脉端。7. —种时脉供应装置，适于提供一工作时脉信号给一电子装置，其特征在于，所述供应 装置包括多个第一传输...
【专利技术属性】
技术研发人员：李宗锡，蔡弘仁，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。