具有厚的多晶硅-多晶硅隔离的分裂栅极沟槽功率MOSFET制造技术

技术编号:42647320 阅读:21 留言:0更新日期:2024-09-06 01:41
本公开涉及具有厚的多晶硅-多晶硅隔离的分裂栅极沟槽功率MOSFET。半导体衬底具有从前表面延伸并包括下部和上部的衬底沟槽。第一绝缘层衬在衬底沟槽上,第一导电材料通过第一绝缘层与半导体衬底绝缘以形成晶体管场板电极。第一绝缘层中的栅极沟槽限定第一绝缘层的整体部分,其围绕衬底沟槽的上部中的第一导电材料。第二绝缘层在栅极沟槽中的衬底沟槽的上部处衬在半导体衬底上。第二导电材料填充栅极。第二导电材料形成晶体管栅电极,该晶体管栅电极通过第二绝缘层与半导体衬底绝缘,并进一步通过第一绝缘层的整体部分与第一导电材料绝缘。

【技术实现步骤摘要】

本专利技术一般涉及金属氧化物半导体场效应晶体管(mosfet)器件,并且具体地涉及分裂栅(split-gate)沟槽功率mosfet器件。


技术介绍

1、参考图1,图1示出了分裂栅沟槽功率金属氧化物半导体场效应晶体管(mosfet)器件10的截面的实施例。在该示例中,mosfet器件10是形成在半导体衬底12(例如,硅)中和上的n沟道(nmos)型晶体管,该半导体衬底掺杂有提供晶体管10的漏极区的n型掺杂剂。衬底12具有前侧14和后侧16。多个沟槽18从前侧14沿深度方向延伸到衬底12中。沟槽18在垂直于截面的方向上彼此平行地纵向延伸(即,进入和离开图示的页面),其中相邻沟槽界定形成条带的晶体管的台面(mesa)区13的侧边缘(此类型的晶体管器件在所属领域中通常称为条带fet型晶体管)。

2、掺杂有p型掺杂剂的区域24被掩埋在衬底12的台面区域13中,其深度从前侧14偏移(即,在下方),并且被定位成在每个沟槽18的相对侧上平行于前侧14延伸。掺杂区24形成晶体管的体(沟道)区,沟槽18完全穿过掺杂体区24并进入掺杂体区24下方的衬底12。用n型本文档来自技高网...

【技术保护点】

1.一种方法,包括:

2.根据权利要求1所述的方法,进一步包括,在形成所述栅极沟槽之后并且在给所述侧壁加衬之前:

3.根据权利要求1所述的方法,进一步包括,在所述栅极沟槽中沉积所述第二导电材料之后:

4.根据权利要求3所述的方法,其中所述第三绝缘层是热氧化物。

5.根据权利要求3所述的方法,还包括在形成所述第三绝缘层之后,在所述第三绝缘层上形成氮化物层。

6.根据权利要求1所述的方法,其中所述第一导电材料和所述第二导电材料由多晶硅制成。

7.根据权利要求1所述的方法,其中所述第一绝缘层是氧化物,并且所述第二绝缘层是热...

【技术特征摘要】

1.一种方法,包括:

2.根据权利要求1所述的方法,进一步包括,在形成所述栅极沟槽之后并且在给所述侧壁加衬之前:

3.根据权利要求1所述的方法,进一步包括,在所述栅极沟槽中沉积所述第二导电材料之后:

4.根据权利要求3所述的方法,其中所述第三绝缘层是热氧化物。

5.根据权利要求3所述的方法,还包括在形成所述第三绝缘层之后,在所述第三绝缘层上形成氮化物层。

6.根据权利要求1所述的方法,其中所述第一导电材料和所述第二导电材料由多晶硅制成。

7.根据权利要求1所述的方法,其中所述第一绝缘层是氧化物,并且所述第二绝缘层是热氧化物。

8.根据权利要求1所述的方法,其中所述半导体衬底提供晶体管的漏极区,所述方法进一步包括:

9.根据权利要求8所述的方法,其中所述第一导电材料提供所述晶体管的场板电极,并且所述第二导电材料提供所述晶体管的栅极电极。

10.根据权利要求8所述的方法,进一步包括:

11.根据权利要求10所述的方法,其中所述第三导电材料提供用于所述晶体管的源极接触。

12.根据权利要求1所述的方法,其中形成所述栅极沟槽包...

【专利技术属性】
技术研发人员:阮文征严俊荣V·埃涅亚
申请(专利权)人:意法半导体国际公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1