【技术实现步骤摘要】
本专利技术涉及集成电路，具体涉及一种宽带延迟锁相环频段自适应调整电路。
技术介绍
1、随着集成电路中数字系统工作频率的持续攀升和数模混合系统信号处理精度的不断提高，对集成电路内部时钟电路的性能要求也愈来愈高。锁相技术作为一种产生高性能时钟信号的技术，应用锁相技术的延迟锁相环(delay-locked loop,dll)利用压控延时链取代传统锁相环中的振荡器，获得了更好的相位噪声特性。且由于延迟锁相环的一阶环路特性，在相比传统锁相环更简单的电路结构下取得了更为优异的环路稳定性，被广泛应用于多相位高精度时钟领域。
2、延迟锁相环的工作频段受到压控延迟单元可调整的延迟区间限制，引入可控的增益控制电压可使延迟锁相环具有更宽的工作频率范围，然而，现有的延迟锁相环需引入外部信号，在持续检测到环路失锁后改变增益控制电压，进而改变延迟锁相环的工作频段。外部信号的引入使得系统复杂度及规模大幅增加，成本也随之攀升。
3、因此，如何通过内部检测和改变延迟锁相环增益控制电压，增大压控延迟单元可调整的延迟区间，自适应调整延迟锁相环的工作频...
【技术保护点】
1.一种宽带延迟锁相环频段自适应调整电路，其特征在于，包括：延迟锁相环电路(100)、相位误差脉冲提取模块(200)、误差延迟判决模块(300)、环路增益切换模块(400)；
2.如权利要求1所述的宽带延迟锁相环频段自适应调整电路，其特征在于，所述延迟锁相环电路(100)包含压控延迟链(101)、控制模块(102)和压控延迟偏置模块(103)；
3.如权利要求2所述的宽带延迟锁相环频段自适应调整电路，其特征在于，所述压控延迟偏置模块(103)包含4个PMOS管与3个NMOS管，其中，P1管的栅极与控制模块(102)输出的偏置电压VCTRL相连，...
【技术特征摘要】
1.一种宽带延迟锁相环频段自适应调整电路，其特征在于，包括：延迟锁相环电路(100)、相位误差脉冲提取模块(200)、误差延迟判决模块(300)、环路增益切换模块(400)；
2.如权利要求1所述的宽带延迟锁相环频段自适应调整电路，其特征在于，所述延迟锁相环电路(100)包含压控延迟链(101)、控制模块(102)和压控延迟偏置模块(103)；
3.如权利要求2所述的宽带延迟锁相环频段自适应调整电路，其特征在于，所述压控延迟偏置模块(103)包含4个pmos管与3个nmos管，其中，p1管的栅极与控制模块(102)输出的偏置电压vctrl相连，p1管的源级与电源电压相连，p1管的漏极与n1、p2管的漏极及n2、n3管的栅极相连，产生压控延迟链(101)的控制电压vbias_n；p2管的栅极与环路增益切换模块(400)产生的增益控制电压dll_kd相连，p2管的源级与电源电压相连；p3管的栅极与p4、n3管的漏极相连，产生压控延迟链(101)的控制电压vbias_p，p3管的源级与电源电压相连，p3管的漏...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。