一种模数接口采样电路及采样方法技术

技术编号:42628366 阅读:32 留言:0更新日期:2024-09-06 01:30
本发明专利技术公开了一种模数接口采样电路及采样方法,该电路包括第一模拟信号输入通道、第二模拟信号输入通道、采样处理电路单元、第一数字信号输出通道、第二数字信号输出通道和采样时钟输入通道,第一模拟信号输入通道和第二模拟信号输入通道分别与采样处理电路单元连接,第一数字信号输出通道和第二数字信号输出通道分别与采样处理电路单元连接,采样时钟输入通道与采样处理电路单元连接。本发明专利技术将关联性的一对模拟信号接入采样处理电路单元内,利用采样处理电路单元对模拟信号进行解耦,降低模拟信号在版图走线等长的要求,且不需要使用相比模拟信号的高频时钟进行采样,只需要使用和模拟信号相近的时钟进行采样,降低功耗。

【技术实现步骤摘要】

本专利技术涉及模数接口采样电路,尤其涉及一种模数接口采样电路及采样方法


技术介绍

1、随着电子技术的不断发展,在一颗芯片上集成大量的模拟电路和数字电路。在通信链路中,存在大量对模拟电路传递过来成对的特定脉宽组合波形的采样检测应用。cdc(clock domain crossing,跨时钟域问题)信号指的是从一个时钟域传递到另一个异步时钟域的信号,这两个时钟要么不同频率、要么同频不同相,当发送时钟的有效沿太过接近接收时钟的有效沿,那么发送数据在接收时钟沿的setup/hold时间(建立时间/保持时间)内变化时,亚稳态就会发生,采样寄存器的输出将会进入不定态。亚稳态不但会导致逻辑误判断,输出0-1之间的中间电压值还会使下一级产生亚稳态(即导致亚稳态的传播),且亚稳态的传播扩大了故障面,难以处理。对于模拟电路传递过来的脉宽波形的处理,数字电路用clk直接采样,如图9所示,由于二者存在跨时钟域的问题,会导致数字电路出现亚稳态,最终导致数字功能失败。

2、目前,通常数字电路采用传统的两级同步器来实现。如图10所示。该方法虽然能够解决模拟信号到数字信号的本文档来自技高网...

【技术保护点】

1.一种模数接口采样电路,其特征在于,包括第一模拟信号输入通道、第二模拟信号输入通道、采样处理电路单元、第一数字信号输出通道、第二数字信号输出通道和采样时钟输入通道;

2.根据权利要求1所述的一种模数接口采样电路,其特征在于:所述第一模拟信号与所述第二模拟信号为模拟电路产生的一对模拟信号,所述第一模拟信号与所述第二模拟信号在时序上具备强关联性。

3.根据权利要求1所述的一种模数接口采样电路,其特征在于:所述采样处理电路单元包括第一异步亚稳态电路处理单元和第二异步亚稳态电路处理单元,所述第一模拟信号输入通道与所述第一异步亚稳态电路处理单元连接,所述第二模拟信号输入通...

【技术特征摘要】

1.一种模数接口采样电路,其特征在于,包括第一模拟信号输入通道、第二模拟信号输入通道、采样处理电路单元、第一数字信号输出通道、第二数字信号输出通道和采样时钟输入通道;

2.根据权利要求1所述的一种模数接口采样电路,其特征在于:所述第一模拟信号与所述第二模拟信号为模拟电路产生的一对模拟信号,所述第一模拟信号与所述第二模拟信号在时序上具备强关联性。

3.根据权利要求1所述的一种模数接口采样电路,其特征在于:所述采样处理电路单元包括第一异步亚稳态电路处理单元和第二异步亚稳态电路处理单元,所述第一模拟信号输入通道与所述第一异步亚稳态电路处理单元连接,所述第二模拟信号输入通道与所述第二异步亚稳态电路处理单元连接。

4.根据权利要求3所述的一种模数接口采样电路,其特征在于:所述第一异步亚稳态电路处理单元包括第一寄存器a、第一寄存器b、第一非门和第一或门,所述第一模拟信号输入通道分别与所述第一寄存器a及所述第...

【专利技术属性】
技术研发人员:陈亮韩正琪张子勇
申请(专利权)人:合肥健天电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1