【技术实现步骤摘要】
本专利技术涉及模数接口采样电路，尤其涉及一种模数接口采样电路及采样方法。
技术介绍
1、随着电子技术的不断发展，在一颗芯片上集成大量的模拟电路和数字电路。在通信链路中，存在大量对模拟电路传递过来成对的特定脉宽组合波形的采样检测应用。cdc(clock domain crossing，跨时钟域问题)信号指的是从一个时钟域传递到另一个异步时钟域的信号，这两个时钟要么不同频率、要么同频不同相，当发送时钟的有效沿太过接近接收时钟的有效沿，那么发送数据在接收时钟沿的setup/hold时间(建立时间/保持时间)内变化时，亚稳态就会发生，采样寄存器的输出将会进入不定态。亚稳态不但会导致逻辑误判断，输出0-1之间的中间电压值还会使下一级产生亚稳态(即导致亚稳态的传播)，且亚稳态的传播扩大了故障面，难以处理。对于模拟电路传递过来的脉宽波形的处理，数字电路用clk直接采样，如图9所示，由于二者存在跨时钟域的问题，会导致数字电路出现亚稳态，最终导致数字功能失败。
2、目前，通常数字电路采用传统的两级同步器来实现。如图10所示。该方法虽然能够解决模拟信号到数字信号的亚稳态问题，但是还存在如下几个问题：
3、(1)需要采用至少2倍模拟信号脉宽的高频时钟进行采样同步处理，增加数字电路的整体功耗和设计难度。
4、(2)模拟信号到数字电路的同步，延迟时间过长，需要2个clk周期。
5、(3)对模拟信号脉宽宽度的畸变要求比较高，脉宽畸变范围较小。
6、(4)对单独的模拟信号同步到数字电路比较适用，对于
技术实现思路
1、本专利技术的目的在于：针对上述存在的问题，提供一种模数接口采样电路及采样方法，不需要使用相比模拟信号的高频时钟进行采样，只需要使用和模拟信号相近的时钟进行采样，降低功耗，可对关联性的一对模拟信号进行解耦，降低模拟信号在版图走线等长的要求。
2、为了实现上述专利技术目的，本专利技术采用的技术方案如下：
3、根据本发专利技术的一个方面，提供了一种模数接口采样电路及采样方法，所述采样电路包括第一模拟信号输入通道、第二模拟信号输入通道、采样处理电路单元、第一数字信号输出通道、第二数字信号输出通道和采样时钟输入通道；
4、所述第一模拟信号输入通道和所述第二模拟信号输入通道分别与所述采样处理电路单元连接；
5、所述第一数字信号输出通道和所述第二数字信号输出通道分别与所述采样处理电路单元连接；
6、所述采样时钟输入通道与所述采样处理电路单元连接；
7、所述第一模拟信号输入通道用于将第一模拟信号接入所述采样处理电路单元中，所述第二模拟信号输入通道用于将与所述第一模拟信号成对的第二模拟信号接入所述采样处理电路；
8、所述采样处理电路单元用于采用一对异步时钟信号对所述第一模拟信号或第二模拟信号同级采样，使第一模拟信号转换为第一数字信号或第二模拟信号转换为第二数字信号；
9、所述第一数字信号输出通道用于输出所述第一数字信号，所述第二数字信号输出通道用于输出所述第二数字信号；
10、所述采样时钟输入通道用于为采样处理电路单元提供采样时钟信号。
11、优选的，所述第一模拟信号与所述第二模拟信号为模拟电路产生的一对模拟信号，所述第一模拟信号与所述第二模拟信号在时序上具备强关联性。
12、优选的，所述采样处理电路单元包括第一异步亚稳态电路处理单元和第二异步亚稳态电路处理单元，所述第一模拟信号输入通道与所述第一异步亚稳态电路处理单元连接，所述第二模拟信号输入通道与所述第二异步亚稳态电路处理单元连接。
13、优选的，所述第一异步亚稳态电路处理单元包括第一寄存器a、第一寄存器b、第一非门和第一或门，所述第一模拟信号输入通道分别与所述第一寄存器a及所述第一寄存器b的数据输入端连接，所述采样时钟输入通道与所述第一寄存器a的时钟信号输入端连接，所述采样时钟输入通道通过所述第一非门与所述第一寄存器b的时钟信号输入端连接，所述第一寄存器a和所述第一寄存器b的数据输出端分别与所述第一或门连接，所述第一数字信号输出通道与所述第一或门连接。
14、优选的，所述第二异步亚稳态电路处理单元包括第二寄存器a、第二寄存器b、第二非门和第二或门，所述第二模拟信号输入通道分别与所述第二寄存器a及所述第二寄存器b的数据输入端连接，所述采样时钟输入通道与所述第二寄存器a的时钟信号输入端连接，所述采样时钟输入通道通过所述第二非门与所述第二寄存器b的时钟信号输入端连接，所述第二寄存器a和所述第二寄存器b的数据输出端分别与所述第二或门连接，所述第二数字信号输出通道与所述第二或门连接。
15、优选的，一种模数接口采样电路的采样方法，包括以下步骤：
16、s1、将一对具备关联性的模拟信号接入采样处理电路单元；
17、s2、每个模拟信号分别接入两个寄存器的输出端，其中一个寄存器连接采样时钟正沿，另一寄存器连接采样时钟负沿，利用采样时钟分别对模拟信号进行采样；
18、s3、经过采样时钟采样之后的模拟信号经过一个或门，产生同步的数字信号。
19、综上所述，由于采用了上述技术方案，本专利技术的有益效果是：
20、（1）本专利技术将关联性的一对模拟信号接入采样处理电路单元内，利用采样处理电路单元对模拟信号进行解耦，降低模拟信号在版图走线等长的要求，且不需要使用相比模拟信号的高频时钟进行采样，只需要使用和模拟信号相近的时钟进行采样，降低功耗。
21、（2）相比传统的亚稳态两级寄存器同步器，减少采样同步到数字域的延迟时间，提高模拟信号的处理能力。
22、（3）降低模拟信号波形脉宽的约束，允许波形脉宽变长或者变短，均能正确解析。
本文档来自技高网...【技术保护点】
1.一种模数接口采样电路，其特征在于，包括第一模拟信号输入通道、第二模拟信号输入通道、采样处理电路单元、第一数字信号输出通道、第二数字信号输出通道和采样时钟输入通道；
2.根据权利要求1所述的一种模数接口采样电路，其特征在于：所述第一模拟信号与所述第二模拟信号为模拟电路产生的一对模拟信号，所述第一模拟信号与所述第二模拟信号在时序上具备强关联性。
3.根据权利要求1所述的一种模数接口采样电路，其特征在于：所述采样处理电路单元包括第一异步亚稳态电路处理单元和第二异步亚稳态电路处理单元，所述第一模拟信号输入通道与所述第一异步亚稳态电路处理单元连接，所述第二模拟信号输入通道与所述第二异步亚稳态电路处理单元连接。
4.根据权利要求3所述的一种模数接口采样电路，其特征在于：所述第一异步亚稳态电路处理单元包括第一寄存器A、第一寄存器B、第一非门和第一或门，所述第一模拟信号输入通道分别与所述第一寄存器A及所述第一寄存器B的数据输入端连接，所述采样时钟输入通道与所述第一寄存器A的时钟信号输入端连接，所述采样时钟输入通道通过所述第一非门与所述第一寄存器B的时钟信号
5.根据权利要求3所述的一种模数接口采样电路，其特征在于：所述第二异步亚稳态电路处理单元包括第二寄存器A、第二寄存器B、第二非门和第二或门，所述第二模拟信号输入通道分别与所述第二寄存器A及所述第二寄存器B的数据输入端连接，所述采样时钟输入通道与所述第二寄存器A的时钟信号输入端连接，所述采样时钟输入通道通过所述第二非门与所述第二寄存器B的时钟信号输入端连接，所述第二寄存器A和所述第二寄存器B的数据输出端分别与所述第二或门连接，所述第二数字信号输出通道与所述第二或门连接。
6.一种模数接口采样电路的采样方法，其特征在于：包括以下步骤：
...【技术特征摘要】
1.一种模数接口采样电路，其特征在于，包括第一模拟信号输入通道、第二模拟信号输入通道、采样处理电路单元、第一数字信号输出通道、第二数字信号输出通道和采样时钟输入通道；
2.根据权利要求1所述的一种模数接口采样电路，其特征在于：所述第一模拟信号与所述第二模拟信号为模拟电路产生的一对模拟信号，所述第一模拟信号与所述第二模拟信号在时序上具备强关联性。
3.根据权利要求1所述的一种模数接口采样电路，其特征在于：所述采样处理电路单元包括第一异步亚稳态电路处理单元和第二异步亚稳态电路处理单元，所述第一模拟信号输入通道与所述第一异步亚稳态电路处理单元连接，所述第二模拟信号输入通道与所述第二异步亚稳态电路处理单元连接。
4.根据权利要求3所述的一种模数接口采样电路，其特征在于：所述第一异步亚稳态电路处理单元包括第一寄存器a、第一寄存器b、第一非门和第一或门，所述第一模拟信号输入通道分别与所述第一寄存器a及所述第...
【专利技术属性】
技术研发人员：陈亮，韩正琪，张子勇，
申请(专利权)人：合肥健天电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。