本发明专利技术公开了一种亚稳态实时监测并动态校正的系统及方法，涉及了芯片设计技术领域，将工作在不同时钟域下的两个数据端在异步接口处进行数据交互，数据端包括源寄存器以及目的寄存器，通过边沿检测电路检测源寄存器以及目的寄存器之间的时钟相位差，实时监测所获取到的时钟相位差是否处于异步接口的电路发生亚稳态的危险范围内，若是，则启用数据路径，并选择数据路径相位档位，若否，则不进行任何操作，对处于发生亚稳态的危险范围内的异步接口的电路，选择数据路径相位档位后继续进行数据相位调节，进而完成最终对电路的动态校正。
【技术实现步骤摘要】
本专利技术涉及芯片设计，具体是一种亚稳态实时监测并动态校正的系统及方法。
技术介绍
1、soc芯片存在很多异步接口，异步是指两个模块工作在不同的时钟频率下，异步接口是指两个工作在不同频率下的模块进行数据交互的地方，在异步接口处电路容易发生亚稳态现象，异步接口数据交互的方式是寄存器与寄存器之间进行的，两个寄存器分别来源于不同工作频率的两个模块，发出数据方称之为源寄存器，接收数据方称之为目的寄存器。
2、当接口处目的寄存器的数据端的跳变正好处于亚稳态窗口，电路就会发生亚稳态，亚稳态是会传播的，有导致整个系统发生瘫痪的可能，针对这种异步接口处，如何对源寄存器以及目的寄存器的时钟相位差进行实时监测，进而采取避免让数据在亚稳态窗口发生跳变的措施，让电路变得更加稳定可靠，这是目前芯片设计领域所面临的亟需解决的问题。
技术实现思路
1、为了解决上述问题，本专利技术的目的在于提供一种亚稳态实时监测并动态校正的系统及方法。
2、本专利技术的目的可以通过以下技术方案实现：一种亚稳态实时监测并动态校正的方法，包括以下步骤：
3、步骤s1：将工作在不同时钟域下的两个数据端在异步接口处进行数据交互，所述数据端包括源寄存器以及目的寄存器，通过边沿检测电路检测源寄存器以及目的寄存器之间的时钟相位差；
4、步骤s2：实时监测所获取到的时钟相位差是否处于异步接口的电路发生亚稳态的危险范围内，若是，则启用数据路径，并选择数据路径相位档位，若否，则不进行任何操作；
5、步骤s3：对处于发生亚稳态的危险范围内的异步接口的电路，选择数据路径相位档位后继续进行数据相位调节，进而完成最终对电路延时的动态校正。
6、进一步的，将工作在不同时钟域下的两个数据端在异步接口处进行数据交互的过程包括：
7、两个数据端对应的时钟域包括clock_domain_0和clock_domain_1，将时钟域为clock_domain_0的数据端作为进行数据交互的数据发送端，将时钟域为clock_domain_1的数据端作为进行数据交互的数据接收端；
8、其中，作为数据发送端的数据端对应源寄存器，作为数据接收端的数据端对应目的寄存器，获取源寄存器对应时钟下的相位，并将该相位记作clk0，获取目的寄存器对应时钟下的相位，并将该相位记作clk1，两个数据端发生数据交互的交互位置为异步接口处。
9、进一步的，通过边沿检测电路检测源寄存器以及目的寄存器之间的时钟相位差的过程包括：
10、边沿检测电路包括边沿触发器0以及边沿触发器1，边沿触发器1用于检测目的寄存器对应的时钟，边沿触发器0用于检测源寄存器对应的时钟，通过边沿检测电路检测目的寄存器以及源寄存器各自对应时钟的相位，根据相位clk0和clk1获取源寄存器以及目的寄存器之间的时钟相位差；
11、将源寄存器以及目的寄存器之间的时钟相位差记作t0，有t0＝clk0—clk1，t0的取值包括正值和负值两种情况，当边沿触发器1对应目的寄存器的时钟晚于边沿触发器0对应源寄存器的时钟，则将时钟相位差t0取正值，当边沿触发器0对应源寄存器的时钟晚于边沿触发器1对应源寄存器的时钟，则将时钟相位差t0取负值；
12、定义异步接口对应电路的亚稳态区域，亚稳态区域包括tsu以及tu，其中，亚稳态区域中的tsu表示目的寄存器对应数据端的时钟到来之前，数据端的数据处于稳定保持不变的窗口，对应clk1的时钟上升沿前d1需要保持不变，亚稳态区域中的tu表示目的寄存器对应数据端的时钟到来之后，数据端的数据处于稳定保持不变的窗口，对应clk1的时钟上升沿后d1需要保持不变，其中，源寄存器在时钟clk0上升沿触发后输出q0，d1是q0经过一条数据路径后到达目的寄存器的数据端的波形。
13、进一步的，边沿检测电路进行源寄存器以及目的寄存器之间时钟相位差的采集时，对边沿检测电路设置一个时钟，该时钟满足的要求为：当前边沿检测电路对应的时钟比源寄存器以及目的寄存器二者中较大频率的时钟大，将边沿检测电路的时钟设置为源寄存器以及目的寄存器二者中较大频率的时钟的两倍，当边沿检测电路对应的时钟设置完毕后，边沿检测电路对目的寄存器以及源寄存器各自的时钟进行边沿采样，边沿采样的类型包括上升沿采样以及下降沿采样，对两个时钟同时进行上升沿采样和下降沿采样。
14、进一步的，实时监测所获取到的时钟相位差是否处于异步接口的电路发生亚稳态的危险范围内的过程包括：
15、将整个数据路径的延时设置为td，当d1处于目的寄存器的时钟采样的亚稳态区域时发生跳变，则对应在异步接口处的电路发生亚稳态，公式表示为：当td－t0 ＜th，或t0－td＋t＜tsu时，其中，t是目的寄存器的周期，td－t0是负数，t0－td＋t可以是负数，其中，此时td－t0＜th以及t0－td＋t＜tsu都为时钟相位差处于异步接口的电路发生亚稳态的危险范围内；
16、当实时监测所获取到的时钟相位差处于异步接口的电路发生亚稳态的危险范围内，则启用电路的数据路径，并选择数据路径相位档位，当实时监测所获取到的时钟相位差不处于异步接口的电路发生亚稳态的危险范围内，则不进行任何操作。
17、进一步的，启用数据路径，并选择数据路径相位档位的过程包括：
18、根据td－t0＜th或t0－td＋t＜tsu来判断是否存在需要启用数据路径的延时需求，将td－t0＜th标记为判断公式一，将t0－td＋t＜tsu标记为判断公式二；
19、当满足判断公式一时，进行增大td的操作，并在增大td的同时，保证td的取值不满足判断公式二，当满足判断公式二时，进行减小td的操作，并在减小td的同时，保证td的取值不满足判断公式一；
20、通过判断公式一和判断公式二变更td，进而启用数据路径，并对数据路径进行相位档位的选择，其中，对数据路径相位档位的选择是一个n选1的电路。
21、进一步的，对处于发生亚稳态的危险范围内的异步接口的电路，在选择数据路径相位档位后继续进行数据相位调节，进而完成最终对电路延时的动态校正的过程包括：
22、当异步接口的电路处于发生亚稳态的危险范围内时，进行其电路对应数据路径的相位档位选择，数据路径的相位档位划分为8档，每一档相位档位对应1/4个目的寄存器对应时钟的时钟周期，其中，最低一档的相位档位是1/4个时钟周期，最高一档的相位档位是2个时钟周期；
23、中间第2个相位档位至第7个相位档位各自的周期分别为：1/2个、3/4个、1个、5/4个、3/2个以及7/4个目的寄存器对应的时钟周期，最低档位1/4个时钟周期直接设置，最高档位是基于源寄存器和目的寄存器周期之间的最大差值来设置的；
24、当数据路径选择到相应的路径相位档位后，通过所选择的路径相位档位执行对当前发生亚稳态现象的异步接口电路的数据相位调节，进而完成最终对异步接口对应电路的电路延时的动态校正。
<本文档来自技高网...
【技术保护点】
1.一种亚稳态实时监测并动态校正的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种亚稳态实时监测并动态校正的方法，其特征在于，将工作在不同时钟域下的两个数据端在异步接口处进行数据交互的过程包括：
3.根据权利要求2所述的一种亚稳态实时监测并动态校正的方法，其特征在于，通过边沿检测电路检测源寄存器以及目的寄存器之间的时钟相位差的过程包括：
4.根据权利要求3所述的一种亚稳态实时监测并动态校正的方法，其特征在于，边沿检测电路进行源寄存器以及目的寄存器之间时钟相位差的采集时，对边沿检测电路设置一个时钟，该时钟满足的要求为：当前边沿检测电路对应的时钟比源寄存器以及目的寄存器二者中较大频率的时钟大，将边沿检测电路的时钟设置为源寄存器以及目的寄存器二者中较大频率的时钟的两倍，当边沿检测电路对应的时钟设置完毕后，边沿检测电路对目的寄存器以及源寄存器各自的时钟进行边沿采样，边沿采样的类型包括上升沿采样以及下降沿采样，对两个时钟同时进行上升沿采样和下降沿采样。
5.根据权利要求4所述的一种亚稳态实时监测并动态校正的方法，其特征在于，实时监测所获取到的时钟相位差是否处于异步接口的电路发生亚稳态的危险范围内的过程包括：
6.根据权利要求5所述的一种亚稳态实时监测并动态校正的方法，其特征在于，启用数据路径，并选择数据路径相位档位的过程包括：
7.根据权利要求6所述的一种亚稳态实时监测并动态校正的方法，其特征在于，对处于发生亚稳态的危险范围内的异步接口的电路，在选择数据路径相位档位后继续进行数据相位调节，进而完成最终对电路延时的动态校正的过程包括：
8.一种亚稳态实时监测并动态校正的系统，用于实现权利要求1至7任一项所述的亚稳态实时监测并动态校正的方法，其特征在于，该系统包括：
...
【技术特征摘要】
1.一种亚稳态实时监测并动态校正的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种亚稳态实时监测并动态校正的方法，其特征在于，将工作在不同时钟域下的两个数据端在异步接口处进行数据交互的过程包括：
3.根据权利要求2所述的一种亚稳态实时监测并动态校正的方法，其特征在于，通过边沿检测电路检测源寄存器以及目的寄存器之间的时钟相位差的过程包括：
4.根据权利要求3所述的一种亚稳态实时监测并动态校正的方法，其特征在于，边沿检测电路进行源寄存器以及目的寄存器之间时钟相位差的采集时，对边沿检测电路设置一个时钟，该时钟满足的要求为：当前边沿检测电路对应的时钟比源寄存器以及目的寄存器二者中较大频率的时钟大，将边沿检测电路的时钟设置为源寄存器以及目的寄存器二者中较大频率的时钟的两倍，当边沿检测电路对应的时钟设置完毕后，边沿检测电路对目的寄存器以及源...
【专利技术属性】
技术研发人员：张锋，黄嵩人，刘杨，黄雯华，吴修英，
申请(专利权)人：湖南进芯电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。