半导体器件封装结构、电子设备制造技术

本申请提供一种半导体器件封装结构和电子设备。涉及半导体器件制造技术领域。该半导体器件封装结构包括多叠层衬底、有源层和第一胶体；多叠层衬底包括顶层衬底和底层衬底，顶层衬底和底层衬底之间还可以堆叠其他层结构，比如,氧化埋层；多叠层衬底的侧面具有朝多叠层衬底内部凹陷的槽，槽贯通顶层衬底并延伸至底层衬底内，有源层设置在顶层衬底上，第一胶体覆盖多叠层衬底的用于围成槽的壁面。制造该半导体器件封装结构时，可以利用设置在多叠层衬底晶圆切割面上的胶体，保护该多叠层衬底晶圆，降低多叠层衬底晶圆层与层出现开裂，切割面出现微裂纹的风险。

【技术实现步骤摘要】

本申请涉及半导体器件制造，尤其涉及一种半导体器件封装结构、包含该半导体器件封装结构的电子设备。

技术介绍

1、在电子系统向小型化、集成化方向发展的驱动下，基于多叠层衬底晶圆制备的高性能器件成为热点研究方向，并在一些关键领域落地产品。多叠层衬底晶圆本质属于异质集成，可以充分利用不同半导体材料及其他功能材料特殊的能带结构和物理性能，一方面可以制造频谱更宽阔和性能更优异的微电子和光电子器件，另一方面可以实现分立器件的单芯片集成。

2、如图1所示，多叠层衬底晶圆制备图1示出的半导体器件封装结构时，现有的采用刀轮切割方式，以得到多个裸片，多叠层衬底晶圆在刀轮的切割作用下，会出现一些问题，比如，多叠层衬底的层与层之间出现开裂，或者切割边缘存在微裂纹等，进而使得半导体器件封装结构失效。

技术实现思路

1、本申请提供一种半导体器件封装结构、包含该半导体器件封装结构的电子设备。目的是采用多叠层衬底晶圆制备半导体器件时，降低多叠层衬底出现层与层之间开裂、切割边缘出现微裂纹的风险。

2、为达到上述目的，本申本文档来自技高网...

【技术保护点】

1.一种半导体器件封装结构，其特征在于，包括：

2.根据权利要求1所述的半导体器件封装结构，其特征在于，

3.根据权利要求2所述的半导体器件封装结构，其特征在于，所述顶层衬底一侧还设置有第三胶体，所述第三胶体环绕所述顶层衬底周向设置，所述第三胶体相比所述第二胶体更加靠近所述顶层衬底的边缘；

4.根据权利要求3所述的半导体器件封装结构，其特征在于，所述第三胶体和所述第一胶体的材料相同，且所述第三胶体与所述第一胶体连接成一体结构。

5.根据权利要求1-4中任一项所述的半导体器件封装结构，其特征在于，位于所述槽内的所述第一胶体的侧壁面，和所述底层...

【技术特征摘要】

1.一种半导体器件封装结构，其特征在于，包括：

2.根据权利要求1所述的半导体器件封装结构，其特征在于，

3.根据权利要求2所述的半导体器件封装结构，其特征在于，所述顶层衬底一侧还设置有第三胶体，所述第三胶体环绕所述顶层衬底周向设置，所述第三胶体相比所述第二胶体更加靠近所述顶层衬底的边缘；

4.根据权利要求3所述的半导体器件封装结构，其特征在于，所述第三胶体和所述第一胶体的材料相同，且所述第三胶体与所述第一胶体连接成一体结构。

5.根据权利要求1-4中任一项所述的半导体器件封装结构，其特征在于，位于所述槽内的所述第一胶体的侧壁面，和所述底层衬底的侧壁面之间具有间距，所述第一胶体的侧壁面相比所述底层衬底的侧壁面朝所述多叠层衬底内部内缩。

6.根据权利要求1-4中任一项所述的半导体器...

【专利技术属性】
技术研发人员：代翔宇，成蹊，
申请(专利权)人：华为技术有限公司，
类型：新型
国别省市：