基于高速串行总线的计算机系统技术方案

本发明专利技术涉及计算机技术领域，提供了一种基于高速串行总线的计算机系统。所述系统包括中央处理器，还包括与所述中央处理器相连的主桥芯片，所述主桥芯片包括至少一个连接并控制高速串行总线的高速串行总线接口模块，所述主桥芯片通过所述高速串行总线对所述中央处理器与外部设备之间的数据进行交换。采用本发明专利技术提供的基于高速串行总线的计算机系统，能降低设计的复杂性和成本。

【技术实现步骤摘要】

本专利技术涉及计算机
，更具体地说，涉及一种基于高速串行总线的计算机系统。
技术介绍
如图1、图2和图3所示，现有技术的计算机系统，包括中央处理器、北桥芯片(Memory Bridge)、南桥芯片(I/O Bridge)、显卡、存储器及外部设备等。其中，北桥芯片包括高速缓冲存储器(Cache)控制器、存储器接口模块、处理器总线接口模块及外部组件互连标准(Peripheral Compo體tlnterco騰ction，简称PCI，，)Express总线(简称PCI-Ex总线)接口模块等，负责中央处理器和存储器、显卡之间的数据交换。在北桥(NorthBridge,也简为主桥(Host Bridge)芯片和南桥芯片之间需要使用PCI E邓ress总线进行数据传递，南桥芯片负责I/0总线之间的通信，除了包括PCI-Ex总线接口外，为实现对外部设备的控制和访问，还包括一些其它的接口模块，例如，串行高级技术附件(SerialAdvanced Technology Attachment,简称SATA，是一种基于行业标准的串行硬件驱动器接口)总线接口、通用串行总线(Universal Serial Bus，简称USB)总线接口、集成设备电路(IntegratedDevice Electronics,简称IDE)总线接口和PCI总线接口等，南桥芯片则负责将PCI-Ex总线转换为其它总线标准，以实现中央处理器与外部设备之间的数据交换。 USB3. 0具有后向兼容标准，并兼具传统USB技术的易用性和即插即用功能。该技术的目标是推出比目前连接水平快10倍以上的产品，采用与有线USB相同的架构。除对USB3. 0规格进行优化以实现更低的能耗和更高的协议效率外，USB3. 0的端口和线缆能够实现向后兼容，以及支持未来的光纤传输。 由于现有技术中的计算机系统的总线种类繁多，则所需的总线接口也繁多，增加了设计的复杂性，各总线标准之间的差别使得在具有北桥芯片外，还需要南桥芯片实现将PCI-Ex总线标准转换为其它总线标准，增加了设计的成本。另外，也降低了系统的灵活性和可扩展性。 因此需要一种新的基于高速串行总线的计算机系统，能降低设计的复杂性和成本。
技术实现思路
本专利技术的目的之一在于提供一种基于高速串行总线的计算机系统，旨在解决现有技术设计复杂且成本高的问题。 为了实现专利技术目的，所述系统包括中央处理器，还包括与所述中央处理器相连的主桥芯片，所述主桥芯片包括至少一个连接并控制高速串行总线的高速串行总线接口模块，所述主桥芯片通过所述高速串行总线对所述中央处理器与外部设备之间的数据进行交换。 优选地，所述高速串行总线是高速通用串行总线，所述高速串行总线接口模块是高速通用串行总线接口模块。 进一步优选地，所述高速通用串行总线是USB3. 0总线，所述高速通用串行总线接口模块是USB3. 0总线接口模块。 优选地，所述高速串行总线是PCI-Express总线，所述高速串行总线接口模块是PCI-Expreess总线接口模块。 优选地，所述系统还包括通过高速串行总线与所述主桥芯片相连的存储器。 优选地，所述系统还包括通过高速串行总线与所述主桥芯片相连的显卡，所述主桥芯片通过高速串行总线对所述中央处理器与所述显卡之间的数据进行交换。 优选地，所述系统还包括至少一个可连接多个外部设备的交换器，所述交换器通过高速串行总线与所述主桥芯片相连。 进一步优选地，所述系统还包括至少一个与所述交换器相连的桥接器，所述桥接器用于高速通用串行总线与PCI/PCI-E邓ress总线之间的转换。 优选地，所述系统还包括至少一个与主桥芯片相连的桥接器，所述桥接器用于高速串行总线与PCI/PCI-Express总线之间的转换。 由上可知，本专利技术提供的基于高速串行总线的计算机系统，由于主桥芯片包括连接并控制高速串行总线的高速串行总线接口模块，可实现中央处理器与外部设备之间的数据交换，因此不需要另外设置南桥芯片进行总线标准转换，从而降低了设计的成本；另外，中央处理器与显卡之间的数据交换，以及中央处理器控制存储器都可通过高速串行总线实现，因此不需设计多种总线接口模块，降低了设计成本及设计的复杂性；此外，由于本专利技术将多种总线接口模块整合为高速串行总线接口模块，在扩展系统时，仅需将设备通过高速串行总线连接到本系统即可，因此提高了系统的灵活性和可扩展性；而当本专利技术采用高速通用串行总线作为系统总线时，通过多个桥接器可实现高速通用串行总线与PCI/PCI-Express总线之间的转换，保持了对PCI/PCI-Express设备的兼容。附图说明 图1是现有技术中计算机系统的结构示意 图2是现有技术中北桥芯片的内部结构示意 图3是现有技术中南桥芯片的内部结构示意图； 图4是本专利技术其中一个实施例中基于高速串行总线的计算机系统的结构示意 图5是本专利技术其中一个实施例中主桥芯片的内部结构示意图； 图6是本专利技术其中一个实施例中基于高速串行总线的计算机系统的结构示意 图7是本专利技术其中一个实施例中基于高速串行总线的计算机系统的结构示意图。 为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。具体实施例方式在本专利技术中，计算机系统包括与中央处理器连接的主桥芯片，所述主桥芯片包括至少一个连接并控制高速串行总线的高速串行总线接口模块，所述主桥芯片通过高速串行总线对所述中央处理器与外部设备之间的数据进行交换。这样，降低了设计的复杂性和成本。 图4示出了本专利技术的一个实施例中基于高速串行总线的计算机系统的系统结构，该系统包括中央处理器100、主桥芯片300和外部设备500。应当说明的是，本专利技术所有图示中各设备之间的连接关系是为了清楚阐释其信息交互及控制过程的需要，因此应当视为逻辑上的连接关系，而不应仅限于物理连接。其中 中央处理器(Center Process Unit,简称CPU) 100是计算机系统的核心部件，用于处理和控制计算机系统中的其它部件，其可以是单核或多核处理器。 主桥芯片300，与中央处理器100相连，内部包括至少一个连接并控制高速串行总线的高速串行总线接口模块，用于通过高速串行总线对中央处理器IOO与外部设备500之间的数据进行交换。 外部设备500，通过高速串行总线与主桥芯片300相连，其典型但不限于各种终端设备(例如硬盘驱动器、光盘驱动器、软盘驱动器、闪存盘驱动器、鼠标、网卡及声卡等等)。 在一个实施例中，所述高速串行总线可以是高速通用串行总线，所述高速串行总线接口模块可以是高速通用串行总线接口模块。在一个优选实施例中，所述高速通用串行总线是USB3.0总线，所述高速通用串行总线接口模块是USB3.0总线接口模块。 在另一个实施例中，所述高速串行总线可以是PCI-E邓ress总线，所述高速串行总线接口模块可以是PCI-E邓ress总线接口模块。 图5示出了本专利技术的一个实施例中主桥芯片300的内部结构。该结构是主桥芯片300的一个简明内部结构，其中主桥芯片300包括处理器总线接口模块301、高速串行总线接口模块302、直接内存访问(Direct Memory Access,简称DMA)控制器303、系统复位模块304、系统时钟模本文档来自技高网...

【技术保护点】
一种基于高速串行总线的计算机系统，包括中央处理器，其特征在于，所述系统还包括与所述中央处理器相连的主桥芯片，所述主桥芯片包括至少一个连接并控制高速串行总线的高速串行总线接口模块，所述主桥芯片通过所述高速串行总线对所述中央处理器与外部设备之间的数据进行交换。

【技术特征摘要】
一种基于高速串行总线的计算机系统，包括中央处理器，其特征在于，所述系统还包括与所述中央处理器相连的主桥芯片，所述主桥芯片包括至少一个连接并控制高速串行总线的高速串行总线接口模块，所述主桥芯片通过所述高速串行总线对所述中央处理器与外部设备之间的数据进行交换。2. 根据权利要求1所述的基于高速串行总线的计算机系统，其特征在于，所述高速串行总线是高速通用串行总线，所述高速串行总线接口模块是高速通用串行总线接口模块。3. 根据权利要求2所述的基于高速串行总线的计算机系统，其特征在于，所述高速通用串行总线是USB3. 0总线，所述高速通用串行总线接口模块是USB3. 0总线接口模块。4. 根据权利要求1所述的基于高速串行总线的计算机系统，其特征在于，所述高速串行总线是PCI-E邓ress总线，所述高速串行总线接口模块是PCI-E邓reess总线接口模块。5. 根据权利要求1至4中任意一项所述的基于高速串行总线的计算机系统，其特征在于，所述...

【专利技术属性】
技术研发人员：卢赛文，
申请(专利权)人：深圳市朗科科技股份有限公司，
类型：发明
国别省市：94[中国|深圳]