一种基站侧无线基带芯片测试装置及方法制造方法及图纸

一种基站侧无线基带芯片的测试装置，包括相互连接的待测芯片以及控制器单元；其中，待测芯片作为上、下行的被测对象；控制器单元在正确的时间点控制产生待测芯片上行天线数据流或采集下行天线数据流，通过查询待测芯片的状态及读出待测芯片输出的上行处理结果，并将上行处理结果与上行参考结果进行比较；或将采集的下行天线数据流与下行参考结果进行比较及查询待测芯片的下行工作状态，来分别判断待测芯片上、下行处理结果的正确性。本发明专利技术可弥补无线专用测试仪器无法完成指定时间点比特级校准功能的缺陷，且缓解了多套测试环境对大量测试仪器的需求，节省研发成本。

【技术实现步骤摘要】

本专利技术涉及无线通信领域中数字集成电路设计及测试技术，尤其涉及通 讯设备中基站侧无线基带芯片可靠性测试装置及方法。
技术介绍
在基站侧无线基带芯片的研发过程中，需要把无线基带芯片放在实际应 用系统中进行可靠性测试。如图1给出了传统基站侧设备可靠性测试系统的示意图。整个测试系统包括无线终端101、无线终端102、射频设备103、 可靠性测试环境104、无线基带设备105、基站控制器106、核心网107，待 测试的无线基带芯片放置于无线基带设备105中，而无线基带设备105本身 又放置于可靠性测试环境104中。在传统基站侧设备可靠性测试中，一4殳是先施加试验条件(比正常情况 下更苛刻的条件)，然后开始CS域(比如打电话，，)或PS域(比如FTP 下载)或CS域+PS域混合等业务的测试，最后根据具体试验的现象，按 照国际或国家或行业或企业等标准得出测试结论。比如中华人民共和国国 家标准GB/T 17618、 GB/T 17626.1等标准^L定若有关专业标准化技术委 员会或产品技术规范没有给出不同的技术要求，试验结果应该按受试设备的 运行条件和功能规范进行如下分类。a) 在技术要求限值内性能正常；b) 功能或性能暂时降低或丧失，但能自行恢复；c) 功能或性能暂时降低或丧失，但需操作者干预或系统复位；d) 因设备(元件)或软件损坏，或数据丢失而造成不能自行恢复至正 常状态的功能降低或丧失。在具体的可靠性测试过程中，若待测试无线基带芯片发生(与可靠性条件有关的)错误，但由于整机系统在具体通信中有一定的容错能力，无线基带设备105功能和性能也可能正常；若待测试无线基带芯片没有发生任何错 误，但是无线基带设备105上的其它硬件或软件发生错误，也可能造成无线 基带设备105故障。因此很难根据整个无线基带设备105的测试结果来判定 待测试无线基带芯片是否正常工作。
技术实现思路
本专利技术所要解决的技术问题是提供一种基站侧无线基带芯片测试装置 及方法，可以解决采用传统测试方法难以根据整机测试结果判定待测芯片工 作正常与否的问题。为了解决上述技术问题，本专利技术提供了 一种基站侧无线基带芯片的测试 装置，包括相互连接的待测芯片以及控制器单元；其中待测芯片，用于作为上行可靠性测试的被测对象；控制器单元，用于控制待测芯片的上^f亍天线数据流的产生时间点，并在 正确的时间窗内为待测芯片配置上行工作参数及产生上行天线数据流，通过 查询待测芯片的状态，以及读出待测芯片输出的上行处理结果，并将上行处 理结果与上行参考结果进行比较，来判断待测芯片上行处理结果的正确性。进一步地，待测芯片，用于作为下行可靠性测试的被测对象；控制器单元，用于控制待测芯片的下^f亍天线数据流的采集时间点，在正 确的时间窗内为待测芯片配置下行工作参数及采集待测芯片的下行天线数 据流，并将采集的下行天线数据流与下行参考结果进行比较，以及查询待测 芯片的下行工作状态，来判断待测芯片下行处理结果的正确性。进一步地，控制器单元包括主控单元和仆控单元，其中仆控单元，分别与待测芯片以及主控单元连接，用于在主控单元的控制 下，将接收的来自主控单元的数据保存，并在指定的时间点向待测芯片输出 上行天线数据流；或者，在指定时间点从待测芯片采集下行天线数据流，以 判断下行处理结果的正确性，并将下行处理的判断结果保存；主控单元，用于分别对仆控单元和待测芯片进行参数配置和状态查询， 向仆控单元写入数字基带天线的上行天线数据，作为上行测试激励用，并从仆控单元读出上行天线数据；以及判断待测芯片上行输出的正确性；或者， 向仆控单元写入数字基带天线的下行天线数据，作为下行参考结果用，并从 4卜控单元读出下行处理的判断结果。进一步地，仆控单元为现场可编程逻辑阵列FPGA,主控单元为处理器； 其中，处理器是物理上的一个处理器，或是多个处理器，多个处理器为同类 型或不同类型的。进一步地，FPGA内含有存储单元访问控制器，FPGA下挂有存储单元， 用于在存储单元访问控制器的控制下作为FPGA的数据存储空间；处理器下 挂有存储单元，用于作为处理器的数据存储空间。进一步地，待测芯片在具体物理实现上是一个芯片或是多个芯片；或者， 待测芯片是在同一个硬件单板上，或是在不同的硬件单板上；待测芯片包含 上行功能和下行功能其中的一种或两种。为了解决上述技术问题，本专利技术提供了 一种基站侧无线基带芯片的测试 方法，涉及测试装置中的待测芯片以及控制器单元；该方法步骤为(a) 编写测试用例，准备所述待测芯片的工作参数、上行或下行数据、 参考结果以及预期状态；(b) 启动测试开始工作；(c )控制器单元配置待测芯片，在正确的时间窗内为待测芯片产生上 行天线数据流，待测芯片根据配置参数和输入的数据流输出上行处理结果；(d)控制器单元查询待测芯片的上行工作状态，并将上行处理结果与 上行参考结果进行比较，以判定待测芯片上行处理结果的正确性。进一步地，步骤(c)或者控制器单元配置待测芯片，待测芯片根据配 置参数和输入的业务数据流输出下行天线数据流，控制器单元在正确的时间 窗内采集待测芯片的所述下行天线数据流；步骤(d)控制器单元将下行天 线数据流与下行参考结果进行比较，并查询待测芯片的下行工作状态，以判定待测芯片下行处理结果的正确性。进一步地，控制器单元包括主控单元和仆控单元，在步骤(C)前还包括步骤主控单元访问仆控单元的工作状态，并为仆控单元配置工作参数；主控单元将上行天线数据流或下行参考结果写入仆控单元，并将上行天 线数据流的产生时间点或下行天线数据流的采集时间点告知仆控单元；步骤(c)仆控单元按产生时间点产生上行天线数据流，或者，仆控单 元按采集时间点采集下行天线数据流；步骤(d)主控单元判定待测芯片上行处理结果的正确性；或者，仆控 单元判定待测芯片下行处理结果的正确性，并保存判定结果；待主控单元访 问获取。进一步地，上行处理结果与上行参考结果的比较，或者下行天线数据流 与下行参考结果的比较，均为比特级比较。本专利技术提出的测试装置及方法，通过控制上行数字基带IQ数据流的产 生时间点、下行数字基带IQ数据流的采集时间点及在正确的时间窗内配置 待测无线基带芯片所需的工作参数，可判断待测芯片是否在正确的时间点上 输出正确的结果，并在具体可靠性测试过程中，可精确地判定待测芯片工作 正常与否；同时，本专利技术还可用于通常室内环境情况下样片功能和性能测试， 可弥补无线专用测试仪器无法完成指定时间点比特级校准功能的缺陷，且可 緩解多套测试环境对大量测试仪器的需求，有助于节省研发成本；再有，本 专利技术还可用于无线基带芯片(不局限于基站侧)研发过程中的FPGA原型验 证，也适用于直接采用FPGA实现的无线基带功能的测试方案。附图说明图1为传统基站侧设备可靠性测试系统的示意图； 图2为本专利技术的基站侧无线基带芯片可靠性测试装置结构示意图； 图3为本专利技术的基站侧无线基带芯片可靠性测试方法流程图； 图4a为本专利技术方法对待测芯片进行上行通路测试的工作流程图；图5为本专利技术对WCDMANodeB基带芯片进行可靠性测试的装置实施 例结构示意图。具体实施例方式以下结合附图和具体实施例详细解释本专利技术的技术方案。图2给出了本专利技术的基站侧无线基带芯片可靠性测试装置一实施例的本文档来自技高网...

【技术保护点】
一种基站侧无线基带芯片的测试装置，其特征在于，所述装置包括相互连接的待测芯片以及控制器单元；其中：　所述待测芯片，用于作为上行可靠性测试的被测对象；　所述控制器单元，用于控制所述待测芯片的上行天线数据流的产生时间点，并在正确的时 间窗内为所述待测芯片配置上行工作参数及产生所述上行天线数据流，通过查询所述待测芯片的上行工作状态，以及读出所述待测芯片输出的上行处理结果，并将所述上行处理结果与上行参考结果进行比较，来判断所述待测芯片上行处理结果的正确性。

【技术特征摘要】
1、一种基站侧无线基带芯片的测试装置，其特征在于，所述装置包括相互连接的待测芯片以及控制器单元；其中所述待测芯片，用于作为上行可靠性测试的被测对象；所述控制器单元，用于控制所述待测芯片的上行天线数据流的产生时间点，并在正确的时间窗内为所述待测芯片配置上行工作参数及产生所述上行天线数据流，通过查询所述待测芯片的上行工作状态，以及读出所述待测芯片输出的上行处理结果，并将所述上行处理结果与上行参考结果进行比较，来判断所述待测芯片上行处理结果的正确性。2、 按照权利要求1所述的装置，其特征在于，所述待测芯片，用于作为下行可靠性测试的被测对象；所述控制器单元，用于控制所述待测芯片的下行天线^:据流的采集时间 点，在正确的时间窗内为所述待测芯片配置下行工作参数及采集所述待测芯 片的所述下行天线数据流，并将采集的所述下行天线数据流与下行参考结果 进行比较，以及查询待测芯片的下行工作状态，来判断所述待测芯片下行处 理结果的正确性。3、 按照权利要求1或2所述的装置，其特征在于，所述控制器单元包 括主控单元和仆控单元，其中所述仆控单元，分别与所述待测芯片以及所述主控单元连接，用于在所 述主控单元的控制下，将接收的来自所述主控单元的数据保存，并在指定的 时间点向所述待测芯片输出上行天线数据流；或者，在指定时间点从所述待 测芯片采集下行天线数据流，以判断所述下行处理结果的正确性，并将下行 处理的判断结果保存；所述主控单元，用于分别对所述仆控单元和所述待测芯片进行参数配置 和状态查询，向所述仆控单元写入数字基带天线的上行天线数据，作为上行 测试激励用，并从所述仆控单元读出所述上行天线数据；以及判断所述待测 芯片上行输出的正确性；或者，向所述仆控单元写入数字基带天线的下行天 线数据，作为所述下行参考结果用，并从所述仆控单元读出所述下行处理的判断结果。4、 按照权利要求3所述的装置，其特征在于，所述仆控单元为现场可 编程逻辑阵列FPGA,所述主控单元为处理器；其中，所述处理器是物理上 的一个处理器，或是多个处理器，所述多个处理器为同类型或不同类型的。5、 按照权利要求4所述的装置，其特征在于，所述FPGA内含有存储 单元访问控制器，所述FPGA下挂有存储单元，用于在所述存储单元访问控 制器的控制下作为所述FPGA的数据存储空间；所述处...

【专利技术属性】
技术研发人员：许祥滨，杨晓龙，谭建华，汤顺，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]