提升栅源可靠性的屏蔽栅MOSFET制造方法技术

本发明专利技术提供一种提升栅源可靠性的屏蔽栅MOSFET制造方法，提供衬底，在衬底上形成外延层，在外延上形成栅极沟槽，栅极沟槽的底部形成有第一介质层以及位于第一介质层中的第一栅极多晶硅层，第一介质层和第一栅极多晶硅层上形成有隔离介质层；氧化栅极凹槽侧壁处的外延层形成第二介质层，第二介质层自下而上的底端处为厚度递增的结构；在外延层和栅极凹槽的表面形成第三介质层；在栅极凹槽的底端处形成位于第三介质层上的第四介质层；去除外侧层以及栅极凹槽侧壁处的第三介质层，使得第三介质层保留在隔离介质层上。本发明专利技术能够保证第二栅多晶硅接触的底部偏薄的栅氧(第二介质层)处填充充实，增强器件可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体，特别是涉及一种提升栅源可靠性的屏蔽栅mosfet制造方法。

技术介绍

1、传统屏蔽栅mosfet结构如图1所示，各附图标记代表的结构如下：

2、1：硅衬底及外延层；2：屏蔽栅厚介质层；3：栅氧化介质层；4：第二栅多晶硅；5：阱注入；6：源注入；7：接触孔介质层；8：第二栅多晶硅；9：第一、第二多晶硅之间隔离介质层；

3、栅氧形成时由于下方存在隔离层，靠近底部氧化层无法完全生长，导致底部氧化层偏薄，可靠性失效。

4、为解决上述问题，需要提出一种新型的提升栅源可靠性的屏蔽栅mosfet制造方法。

技术实现思路

1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种提升栅源可靠性的屏蔽栅mosfet制造方法，用于解决现有技术中栅源可靠性差及栅源击穿电压低的问题。

2、为实现上述目的及其他相关目的，本专利技术提供一种提升栅源可靠性的屏蔽栅mosfet制造方法，包括：

3、步骤一、提供衬底，在所述衬底上形成外延层，在所述外延上形成栅本文档来自技高网...

【技术保护点】

1.一种提升栅源可靠性的屏蔽栅MOSFET制造方法，其特征在于，至少包括：

2.根据权利要求1所述的提升栅源可靠性的屏蔽栅MOSFET制造方法，其特征在于：步骤一中的所述衬底为硅衬底。

3.根据权利要求1所述的提升栅源可靠性的屏蔽栅MOSFET制造方法，其特征在于：步骤一中的所述外延层为硅外延层。

4.根据权利要求1所述的提升栅源可靠性的屏蔽栅MOSFET制造方法，其特征在于：步骤一中的所述第一介质层的材料为二氧化硅。

5.根据权利要求1所述的提升栅源可靠性的屏蔽栅MOSFET制造方法，其特征在于：步骤一中的所述隔离介质层的材料为二氧化硅。...

【技术特征摘要】

1.一种提升栅源可靠性的屏蔽栅mosfet制造方法，其特征在于，至少包括：

2.根据权利要求1所述的提升栅源可靠性的屏蔽栅mosfet制造方法，其特征在于：步骤一中的所述衬底为硅衬底。

3.根据权利要求1所述的提升栅源可靠性的屏蔽栅mosfet制造方法，其特征在于：步骤一中的所述外延层为硅外延层。

4.根据权利要求1所述的提升栅源可靠性的屏蔽栅mosfet制造方法，其特征在于：步骤一中的所述第一介质层的材料为二氧化硅。

5.根据权利要求1所述的提升栅源可靠性的屏蔽栅mosfet制造方法，其特征在于：步骤一中的所述隔离介质层的材料为二氧化硅。

6.根据权利要求1所述的提升栅源可靠性的屏蔽栅mosfet制造方法，其特征在于：步骤二中利用热氧化的方法氧化所述栅极凹槽侧壁处的所述外延层形成所述第二介质层。

7.根据权利要求1所述的提升栅源可靠性的屏蔽栅mosfet制造方法，其特...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：