【技术实现步骤摘要】
本公开内容一般地涉及电子学领域，并且具体地涉及半导体器件及其制造方法。
技术介绍
1、对于soi(绝缘体上硅)和类soi技术，需要具有绝缘衬垫和无缝或几乎无空隙的导电填充物、例如掺杂或未掺杂的多晶硅的深沟槽隔离。对于通过背面减薄和隔离后器件制造形成soi结构的类soi技术，深沟槽隔离使得能够在没有晶圆断裂和随后的背面氧化物沉积的情况下背面研磨到填充沟槽中。常规上，针对soi和类soi技术中的这样的深沟槽隔离，通过封闭的深沟槽环来横向隔开不同的电压域。由于堆叠的沟槽环之间的沟槽导电填充物和/或硅台面的电连接(短路)的风险以及由此导致的不同电压域之间的深沟槽隔离的失败，因此不允许深隔离沟槽交叉。此外，常规的深沟槽隔离环不允许不对称和/或堆叠的高电压器件，并且会导致更大的高电压器件面积。
技术实现思路
1、根据半导体器件的实施方式，该半导体器件包括：具有正面和电绝缘背面的硅层；第一沟槽，其从正面延伸穿过硅层至电绝缘背面并且横向隔离硅层的第一区域；第一沟槽中的导电材料；电介质材料，其将导电材料与硅...
【技术保护点】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，在横向方向上，所述电介质材料的围绕每个硅插塞的平均厚度大于所述电介质材料的在所述硅材料与所述导电材料之间的平均厚度。
3.根据权利要求1所述的半导体器件，其中，所述硅层的所述第一区域包括晶体管器件，所述晶体管器件具有通过漂移区域与漏极区域横向隔开的源极区域，并且其中，所述多个硅插塞在所述源极区域与所述漏极区域之间将所述导电材料划分成所述多个隔开的段，使得在所述晶体管器件关断的情况下所述多个隔开的段处于不同的电势。
4.根据权利要求1所述的半导体器件，还包括：>
5.根据权利...
【技术特征摘要】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，在横向方向上，所述电介质材料的围绕每个硅插塞的平均厚度大于所述电介质材料的在所述硅材料与所述导电材料之间的平均厚度。
3.根据权利要求1所述的半导体器件，其中，所述硅层的所述第一区域包括晶体管器件，所述晶体管器件具有通过漂移区域与漏极区域横向隔开的源极区域，并且其中，所述多个硅插塞在所述源极区域与所述漏极区域之间将所述导电材料划分成所述多个隔开的段，使得在所述晶体管器件关断的情况下所述多个隔开的段处于不同的电势。
4.根据权利要求1所述的半导体器件，还包括：
5.根据权利要求1所述的半导体器件，其中，所述硅层的所述第一区域通过所述第一沟槽与所述硅层的第二区域横向隔离，其中，所述第一区域和所述第二区域支持不同的电压域，并且其中，所述多个硅插塞中的至少一个硅插塞在所述硅层的所述第一区域与所述第二区域之间将所述导电材料划分成至少两个隔开的段，以在所述第一区域与所述第二区域之间形成电容性耦合器。
6.根据权利要求1所述的半导体器件，其中，所述多个硅插塞在所述第一沟槽与从所述正面延伸穿过所述硅层至所述电绝缘背面的另一沟槽汇合或相交的每个位置处中断所述导电材料。
7.根据权利要求1所述的半导体器件，还包括：
8.一种半导体器件，包括：
9.根据权利要求8所述的半导体器件，其中，在横向方向上，所述电介质材料的围绕所述硅插塞的平均厚度大于所述电介质材料的在所述硅材料与所述导电材料之间的平均厚度。
10.根据权利要求8所述的半导体器件，其中，所述第一硅台面在所述第一硅台面和所述第二硅台面彼此相交的区外被所述电介质材料划分成彼此隔开的多个段。
11.根据权利要求8所述的半导体器件，其中，所述第一硅台面在所述第一硅台面和所述第二硅台面彼此相交的区域外被所述电介质材料划分成彼此隔开的多个段，并且其中，所述第二硅台面在...
【专利技术属性】
技术研发人员：安内特·文策尔，拉尔斯·穆勒梅什坎普，拉尔夫·鲁道夫，汤姆·彼得亨泽尔，比伊特·沃·埃伦沃尔，弗里多·埃勒尔，迪尔克·曼格尔，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。