【技术实现步骤摘要】
本申请涉及集成电路设计领域，更具体地，涉及一种用于时钟驱动器的输出级供电电路和时钟驱动电路。
技术介绍
1、时钟是数字电路的心脏，如图1a所示，由于时钟源产生的时钟信号的驱动能力较弱，因此在传输路径上会被寄生的电阻电容以及数字电路的输入电容削弱，继而造成输出到数字电路的时钟信号的畸变。为了提高输出时钟信号的质量，如图1b所示，现有技术通常采用时钟驱动器来增大时钟信号的驱动能力，使时钟信号能够完好的加载到负载上。为保证输出时钟信号的质量，时钟驱动器一般需具有高电源抑制比，并尽可能避免对时钟占空比的影响。
2、时钟驱动器目前常用的时钟驱动器的电路结构如图2和图3所示，该电路通常由多个cmos反相器链组成，以逐级增加电路的输出驱动能力。如图2所示，cmos反相器由pmos上拉晶体管(例如，pmos晶体管m2、m4或者m6)和nmos下拉晶体管(例如，nmos晶体管m1、m3或者m5)两个晶体管组成。当反相器的输入为低电平“0”时，pmos上拉晶体管开启，nmos下拉晶体管关闭，电路输出高电平“1”。反之，当反相器的输入为高电平“1...
【技术保护点】
1.一种用于时钟驱动器的输出级供电电路，所述时钟驱动器包括前置驱动级和输出级电路，所述前置驱动级用于将输入时钟信号转换成中间时钟信号，所述输出级电路用于根据所述中间时钟信号对负载进行充电和放电操作，以得到输出时钟信号，其中，所述输出级供电电路包括：
2.根据权利要求1所述的输出级供电电路，其中，所述第一电流镜电路耦接在所述输出级电路的上供电端和电源电压之间，以实现所述输出级电路与所述电源电压之间的隔离。
3.根据权利要求1所述的输出级供电电路，其中，所述输出级供电电路还包括：
4.根据权利要求3所述的输出级供电电路，其中，所述充电电...
【技术特征摘要】
1.一种用于时钟驱动器的输出级供电电路，所述时钟驱动器包括前置驱动级和输出级电路，所述前置驱动级用于将输入时钟信号转换成中间时钟信号，所述输出级电路用于根据所述中间时钟信号对负载进行充电和放电操作，以得到输出时钟信号，其中，所述输出级供电电路包括：
2.根据权利要求1所述的输出级供电电路，其中，所述第一电流镜电路耦接在所述输出级电路的上供电端和电源电压之间，以实现所述输出级电路与所述电源电压之间的隔离。
3.根据权利要求1所述的输出级供电电路，其中，所述输出级供电电路还包括：
4.根据权利要求3所述的输出级供电电路，其中，所述充电电流与所述放电电流相等。
5.根据权利要求...
【专利技术属性】
技术研发人员：高山，罗雄耀，
申请(专利权)人：杰华特微电子深圳有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。